JPS61122748A - 演算ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は演算装置における演算ＬＳＩに関するものであ
る。

従来の技術 従来、この種の演算器を含む演算ＬＳＩにおいてに、演
算データおよび演算結果の格納には、ＬＳＩ内のレジス
タが使用されていた。

従来の演算ＬＳＩの一例をブロック図で下す第２図を参
照すると、演ＪＬＩ、ＳＩＩは演算データを格納するＡ
レジスタ３およびＢレジスタ４と、Ａレジスタ３に格納
するデータを選択する選択回路２と、演算器５と、ＬＳ
Ｉ外部とラータの入出力を行うだめの入出力端子６とか
ら栴成され、ＬＳＩ外部にＣレジスタ７を接続して動作
を行っ゛〔いた。この構成によれば、ＬＳＩ外部のデー
タは、入出力端子６を介してＬＳＩ内部のＡレジスタ３
またはＢレジスタ４に格納された後、演算器５で演算さ
れ、演算結果の出力は選択回路２でＡレジスタ３の入力
データとして選択され°Ｃ％Ａレジスタ３に裕納妊れる
。入出力端子６を介してＬＳＩ内部に入力されるデータ
としては、主記憶回路からの脱出データおよびＬＳＩ外
部のレジスタ７からのデータなどがある。

ここで、外部のＣレジスタ７とＢレジスタ４のデータの
演算を行なう場合を考えると、Ｃレジスタ７に格納され
たデータは、ＬＳＩの入出力端子６を介してＬＳＩ内部
に入力され、選択回路２でＡレジスタ３の入力データと
して選択されて、Ａレジスタ３に格納される。（ｌステ
ップ目）次に、Ａレジスタ３とＢレジスタ４に格納され
たデータが演算器５で演算され、演算結果が選択回路２
でＡレジスタ３の入力データとして選択されて、Ａレジ
スタ３に格納される。（２ステツプ目）ｉ！＃後に、Ａ
レジスタ３に格納されたデータが、入出力端子６を介し
てＬＳＩ外部に出力され、Ｃレジスタフに格納される。

（３ステツプ目）このようにＬＳＩ外部のＣレジスタ７
の演算を行なった場曾、３ステツプを要することになり
、演算処理の効率が悪いという欠点があった。

発明が解決しようとする間眺点 本発明の目的は、上記の欠点、すなわち外部のＣレジス
タとＬＳＩ内部のＢレジスタとのデータを用いて演算を
行う場合、３ステツプが必要となり、演算処理の効率が
悪いという問題点を解決した演算ＬＳＩを提供すること
にある。

問題点を解決するための手段 本発明は上述の問題点を解決するために、第１の入出力
端子と、２個のＡレジスタおよびＢレジスタと、演算器
と、前記第１の入出力端子からのデータか前記演算器の
出力かを選択して前記Ａレジスタに格納するだめの第１
の選択回路と、外部のＣレジスタに対する第２の入出力
端子と、前記Ａレジスタの出力か前記第２の入出力端子
からのデータかのいずれかを選択して前記ｙｒＬＪＬ器
に入力する第２の選択回路と、前記第２の入出力扇子か
らのデータを使用した時、その出力を一時的にＬＳＩ内
部に保持格納するためのＤレジスタと、前記第２の入出
力端子を通してデータを入出力するだめの制御信号を入
力させる入力端子と、上記各回路の動作を制御する制御
信号を発生する制御回路とからなる構成を採用するもの
である。

作用 本発明は上述のように構成したので、制御回路から各回
路に送出される動作制御信号によって、ＬＳＩ内部のＡ
レジスタとＢレジスタとのデータを用いて演算器で演算
処理を行う場合、処理結果はＡレジスタに格納され、第
２の選択回路にＬつ°Ｃ選択された外部のＣレジスタと
Ｂレジスタとのデータを用いた演算器の処理結果はＤレ
ジスタに一時的に保持されたのち、専用の入力端子から
の制御信号によって、外部のＣレジスタに転送格納され
る。したがって演算処理のステップが減少する。

実ｋＩ例 次に本発明の実施例について図面を参照して説明する。

本発明の一実施例をブロック図で示す第１図を参照する
と、本発明の演算ＬＳＩｔは、第１の入出力端子６と、
入出力バッファ１１と、演算データを格納するＡレジス
タ３およびＢレジスタ４と、Ａレジスタ３へ格納する入
力データを選択する第１の選択回路２と、第２の入出力
端子８と、第２の入出力端子８から入力されたデータと
Ａレジスタ３の出力データのいずれかを演算の入力デー
タとして選択する第２の選択回路９と、第２の選択回路
９の出力とＢレジスタＡの出力とを入力して演算を行な
うｙＬ算器５と、第２の入出力端子８から入力されたデ
ータが演算に使用された時に演算器５の出力を格納する
Ｄレジスタ１０と、入力端子１３と、Ｄレジスタ１０の
出力を入力端子１３より入力する制御信号に応じて第２
の入出力端子８に出力する入出力バッファ１４と、ＩＩ
Ｉ御信号全発生する制御回路１２と、出力端子１７とか
ら構成され、ＬＳＩの外部に外部のＣレジスタ７と、入
出力バッファ１５と、入出力バッファの入出力切侠の制
御情報を格納するフリ、プフロップ１６とが接続されて
いる。

次に第１図と、各制御信号と各回路の動作（データの流
れ）を示す第１表とを参照して第１図の回路の動作につ
いて説明する。

第１表 演算ＬＳＩｄ、通常ＬＳＩの外部のレジスタなどと双方
向性の第１の入出力端子６を通じｌ１Ｉ５１を介してデ
ータの入出力を行なう。第１の入出力端子６からＬＳＩ
に入力されたデータは、線６１を介して人出カバッファ
１１に入り、線６２を介して第１の選択回路２およびＢ
レジスタ４に送られる。第１の選択回路２は、制・御回
路１２がら線７２を介して送られてくる選択信号が論理
０のとき、線６２を介して送られてくる入力データを選
択し、選択信号が論理１のとき線６８を介して送られて
くる演算器５の出力データを選択して線６３を介してＡ
レジスタ３に送り出す。Ａレジスタ３゜Ｂレジスタ４は
、それぞれ制御回路１２から線７５゜＃７６を介して送
られてぐる書込信号が論理１のとき入力データを格納す
る。線７５の制御信号が論理０のとき線６４を介して出
力されるＡレジスタ３の出力データは、第２の選択回路
９と入出力バッファ１１に送られる。入出力バッファ１
１は。

制御回路１２から１Ｍ７１を介して送られてくる制御信
号が出力モードの論理１のとき、線６４ｔ−介して送ら
れてぐるＡレジスタ３の出力データを線６１に出力し、
第１の入出力端子６を介してＬＳＩ外部に出力する。以
上のように通常の”演算データは、第１の入出力端子６
を介してＬＳＩＫ入カ１れ、ＬＳＩ内部のＡレジスタ３
またはＢレジスタ４に格納される。その後、Ａレジスタ
３とＢレジスタ４のデータの演算を行なう。

第２の選択回路９は、制御回路１２から送られてくる選
択信号７３が論理０のとき、線６４を介して送られてぐ
るＡレジスタ３の出力データを選択し１選択信号７３が
論理１のとき、線６５を介°　して入出力バッ７ア１４
から送られてくる入力データを選択する。Ａレジスタ３
とＢレジスタ４のデータを演算する時には、選択信号７
３および制′＠Ｉ伯号７５，７６は論理０になり、選択
回路９はＡレジスタ３の出力データを選択して、ｌｆＭ
６６を介して演算器５に送り出す。演算器５は＃６６を
介して送られ°ＣきたＡレジスタの出力データと線６７
を介して送られてきたＢレジスタ４の出力データとの演
舞−紫行い、演算結果は線６８を介してＤレジスタｌＯ
と第１の選択回路２に送られる。

Ａレジスタ３のデータを演算に使用している時、Ｄレジ
スタ１０に制御回路１２から線７４を介して送られてく
る書き込み信号は論理Ｏになり、ＤレジスタｌＯの格納
は行なわれない。また第１の選択面ｗＩ２では、Ｍ７２
を介して送られてくる選択信号が論理ｌになり、演算結
果が違択妊れ、線６３を介してＡレジスタ３に送られる
。この時、Ａレジスタ３に線７５を介して送られてくる
畳き込み信号は論理１になるので、演算結果が路網され
る。史に演算したい時には、上記のように頂其が行なわ
れ、演算が終了すると、Ａレジスタ３に格納されている
演算結果は、線６４を介して人出カバッファ１１に送ら
れ、第１の入出力端子６を介してＬＳＩ外部に出力され
る。

次に、ＬＳＩ外部のＣレジスタ７とＢレジスタ４の演算
をする時は、Ｃレジスタ７の出力データを線５２を弁し
°Ｃ入出力バッファ１５に送る。フリップフロップ１６
は、０の時ＬＳＩか入力モードであることを示し、１の
時ＬＳＩが出力モードであることを示す。フリップフロ
ップ１６の出力は、線５５を介して入出力バッファ１５
および入力端子１３に送られる。入出力バッファ１５は
、ＬＳＩが入力モードの時、１ｓ５２を介しＣ込られて
くるＣレジスタ７の出力データをＭＪ５３を介して第２
の入出力端子８に出力する。第２の入出力端子８を通っ
て入力されるデータは、線７０を介して入出力バッファ
１４に入力される。入出力バッファ１４は、入力端子１
３を通って線８１を介して与えられる制御信号が論理０
（人力モード）の時、＋！１１７０ｔ−介して入力され
る入力データを、＃！６５を介して第２の選択回路９に
送る。

この時、第２の選択回路９に線７３を介して送られてく
る選択信号が論理１になり、Ｃレジスタ７からの入力デ
ータが選択されて、線６６を介して演算器５に送られ演
算が行わｎる。同時にＤレジスタ１０の書き込み信号７
４は論理ｌになり、Ａ１１１６８を介して送られてくる
演算結果が格納される。これと同時に、制御回路１２か
ら線７７、出力端子１７および外部配線５６を経て７リ
ツプフロ、ブ１６に与えられる匍」両信号が論理１にな
り、フリップフロップ１６は１にセットされる。制御信
号７４が論理０のとき、Ｄレジスタ１ｏに格納された演
算結果は線６９を介して入出カバソファ１４に送られる
。この待入出力バッファ１４に、フリ、プフロップ１６
から線８１ｔ−介して与えられる制御信号は出力モード
の論理１であり、人出カバソファ１４に線６９を介して
入力される演算結果のデータが線７ｏを介して入出力端
子８に出力される。第２の入出力端子８を通ってＬＳＩ
外部に出力されたデータは、線５３を介して入出力バッ
ファ１５に入力される。入出力バッファ１５は、線５５
を介して入力される制御信号が論理１なので線５３を介
して入力されるＬＳＩからの出力データを、線５４を介
してＣレジスタ７に出力する。Ｃレジスタは、！５４を
介しＣ入力されるＬＳＩの出力データを格納する。同時
に′！ｉｔ＋　ｈ回路１２からｆｆＭ５６を介して送ら
れてくる制御信号が論理Ｏになり、フリップフロップ１
６ＵＯにリセットされ、ＬＳＩは再び入力モードになる
。

本演算の冥行に、Ｃレジスタ７のデータとＢレジスタ４
のデータの演算を行ない結果をＤレジスタＩＯＫ格納す
るステップ（１ステツプ目）と、ＤレジスタＩＯＫ格納
された演算結果のデータをＣレジスタ７に格納するステ
ップ（２ステツプ目）とにより行なわれる。このように
演算全体で２ステツ７かかることになるが、２ステツプ
目は演算器を使用しないので、Ｃレジスタ７に演算結果
を格納するステップで同時に、演算器を使用して演算が
ｎ」能であり、演算器の専有は、ｌステップのみになる
。

なお、本実施例においては、外部の７リツプフコツプの
セット、リセットの制御信号をＬＳＩ内の制御回路から
送出しているが、外部にある同相のクロックを用いても
よい。この場合には線７７と出力端子１７とが不要とな
る。

発明の効果 以上に説明したように、本発明によれは、ＬＳＩ外部か
ら入力逼れるラータを直接演算器に入力して演算するこ
とにより、演算処理の効率を上けることかできるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
の演算ＬＳＩの一例のブロック図である。 １・・・・・・ＬＳＩ、２・・・・・・第１の選択回路
、３・・・・・・Ａレジスタ、４・旧・・Ｂレジスタ、
５・・・・・・演算器。 ６゛″°・“・第１の入出力端子、７・・・・・・Ｃレ
ジスタ、８“°゛°°第２出力端子、９・−・・・・第
２の選択回路、１ｏ・・・・・・Ｄレジスタ、１１・旧
・・人出カバソファ、１２・・・・・・制御回路、１３
・川・・入力端子、１４〜１５°”°・“・入出力ハッ
フハ　１６　・−・−７リツプフロツプ、１７・・・・
・・出力端子、５１〜５６°°°”°°外部配線、６１
〜７０．８１・°・°゛内部配線、７１〜７７・・・・
・・制御信号線。 代理人　弁理士　　栗　１）春　雄　　、・　・圭ｊ 箔　１　図 ｆｌ）−−−−Ｄ　Ｉ、ンスタ 粥ｚ　回

Claims (1)

【特許請求の範囲】
1. 第１の入出力端子と、演算データを格納する２個のＡレ
   ジスタおよびＢレジスタと、演算器と、前記Ａレジスタ
   に格納するデータを選択する第１の選択回路とからなり
   、外部にＣレジスタを接続して前記Ａ、ＢおよびＣのレ
   ジスタのうちの２個づつのデータを使用して演算処理を
   行う演算ＬＳＩにおいて、前記Ｃレジスタのための第２
   の入出力端子と、前記Ａレジスタの出力と前記Ｃレジス
   タの出力との何れかを選択する第２の選択回路と、前記
   演算器のあとに、外部の前記Ｃレジスタの出力を選択し
   た時にＬＳＩ内に一時的にデータを保持するＤレジスタ
   と、前記第２の入出力端子と入出力バッファを通して前
   記Ｄレジスタのデータを外部へ出力したり外部から前記
   第２の選択回路へ入力するために前記入出力バッファに
   加える制御信号を入力する入力端子とを設け、更に上記
   各回路の動作の制御信号を送出する制御回路を設けたこ
   とを特徴とする演算ＬＳＩ。