JPS61122744A - コンピユ−タ装置 - Google Patents
コンピユ−タ装置Info
- Publication number
- JPS61122744A JPS61122744A JP24485384A JP24485384A JPS61122744A JP S61122744 A JPS61122744 A JP S61122744A JP 24485384 A JP24485384 A JP 24485384A JP 24485384 A JP24485384 A JP 24485384A JP S61122744 A JPS61122744 A JP S61122744A
- Authority
- JP
- Japan
- Prior art keywords
- drivers
- host computer
- driver
- memory
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ装置に係り、特にメモリコントロ
ーラに接続されているメモリドライバの数に相当するデ
ータを出力できるコンピュータ装置に関するものである
。
ーラに接続されているメモリドライバの数に相当するデ
ータを出力できるコンピュータ装置に関するものである
。
近時、パーソナルコンピュータにメモリドライバとして
のフレキシブルディスクドライバを装備したものが増え
ている。これに伴い、ディスク・オペレーティング・シ
ステムを作動させることが可能なパーソナルコンピュー
タが主流となりつつある。このディスク・オペレーティ
ング・システムは数々のユーティリティー・プログラム
、アプリケーション・プログラムを作動させることがで
き、パーソナルコンビエータの付加価値を向上させる意
味で有効な手段となる。ところで、このディスク・オペ
レーティング・システムを作動するには、ディスクドラ
イバをコントロールするフレキシブルディスクコントロ
ール装置に接続されているディスクドライバの数をディ
スク・オペレーティング・システムが把I屋する必要が
ある。
のフレキシブルディスクドライバを装備したものが増え
ている。これに伴い、ディスク・オペレーティング・シ
ステムを作動させることが可能なパーソナルコンピュー
タが主流となりつつある。このディスク・オペレーティ
ング・システムは数々のユーティリティー・プログラム
、アプリケーション・プログラムを作動させることがで
き、パーソナルコンビエータの付加価値を向上させる意
味で有効な手段となる。ところで、このディスク・オペ
レーティング・システムを作動するには、ディスクドラ
イバをコントロールするフレキシブルディスクコントロ
ール装置に接続されているディスクドライバの数をディ
スク・オペレーティング・システムが把I屋する必要が
ある。
従来、このような要求に応えるものとして、ディスク・
オペレーティング・システムとしてのホストコンピュー
タシステムにより接続可能なディスクドライバのアドレ
ス順に順次アクセスするようにしている。接続されてい
るディスクドライバは、アクセスされるとレディ信号を
ホストコンピュータシステム側に出力するので、どこま
でのアドレスにディスクドライバが接続されているか知
ることができ、その数を把握することができた。
オペレーティング・システムとしてのホストコンピュー
タシステムにより接続可能なディスクドライバのアドレ
ス順に順次アクセスするようにしている。接続されてい
るディスクドライバは、アクセスされるとレディ信号を
ホストコンピュータシステム側に出力するので、どこま
でのアドレスにディスクドライバが接続されているか知
ることができ、その数を把握することができた。
上記のような従来のコンピュータ装置において、ホスト
コンピュータがアクセスを開始し、ディスクドライバ側
からレディ信号が送られるまでにディスクドライバ1台
当たり最大500(ms)の待ち時間を要する。従って
接続されているディスクドライバの数が多い場合にはそ
の数をチェックするのに非常に多くの時間を要すること
になり、システム全体のスピードに影響を与えるという
問題点を有していた。
コンピュータがアクセスを開始し、ディスクドライバ側
からレディ信号が送られるまでにディスクドライバ1台
当たり最大500(ms)の待ち時間を要する。従って
接続されているディスクドライバの数が多い場合にはそ
の数をチェックするのに非常に多くの時間を要すること
になり、システム全体のスピードに影響を与えるという
問題点を有していた。
本発明はこのような問題点を解消するためになされたも
ので、ホストコンピュータ側において、接続されている
メモリドライバの数を瞬時にチェックすることができ処
理スピードの向上を可能とするものである。
ので、ホストコンピュータ側において、接続されている
メモリドライバの数を瞬時にチェックすることができ処
理スピードの向上を可能とするものである。
本発明に係るコンピュータ装置は、メモリドライバの数
に相当するデータをホストコンピュータに出力するドラ
イバ数決定手段を設けたものである。
に相当するデータをホストコンピュータに出力するドラ
イバ数決定手段を設けたものである。
本発明においては、ドライバ数決定手段の出力によりホ
ストコンピュータがメモリドライバの数を認識する。
ストコンピュータがメモリドライバの数を認識する。
第1図は本発明によるコンピュータ装置の一実施例を示
すブロック図である。図において、1はホストコンピュ
ータであり、2はメモリコントローラとしてのディスク
コントローラ、3はメモリドライバとしてのフレキシブ
ルディスクメモリをドライブするフレキシブルディスク
ドライバである。4はディスクコントローラ2に設けた
ドライバ数決定手段であり、上記ディスクドライバ3の
接続されている数に相当するデータをホストコンピュー
タ1に出力する。
すブロック図である。図において、1はホストコンピュ
ータであり、2はメモリコントローラとしてのディスク
コントローラ、3はメモリドライバとしてのフレキシブ
ルディスクメモリをドライブするフレキシブルディスク
ドライバである。4はディスクコントローラ2に設けた
ドライバ数決定手段であり、上記ディスクドライバ3の
接続されている数に相当するデータをホストコンピュー
タ1に出力する。
第2図は第1図のドライバ数決定手段4の一実施例を示
す回路図である。5a、5bは一方の接点が各々アース
に接続されているスイッチであり、6a、6bはスイッ
チ5a、5bの他端と電源端子Pとの間に接続されたプ
ルアンプ用の抵抗である。7a、7bはバス・バッファ
等のドライバであり、上記スイッチ5a、5bと抵抗6
a、6bの各々の接続点から入力される。ドライバ7a
。
す回路図である。5a、5bは一方の接点が各々アース
に接続されているスイッチであり、6a、6bはスイッ
チ5a、5bの他端と電源端子Pとの間に接続されたプ
ルアンプ用の抵抗である。7a、7bはバス・バッファ
等のドライバであり、上記スイッチ5a、5bと抵抗6
a、6bの各々の接続点から入力される。ドライバ7a
。
7bの出力BO,Blは、ホストコンピュータ1′から
のストローブ信号Sが入力されたときのみホストコンピ
ュータ1のパスラインへ出力される。
のストローブ信号Sが入力されたときのみホストコンピ
ュータ1のパスラインへ出力される。
なお図では、パスライン2ビツト分の2組の回路から構
成しているが、ディスクドライバ3の数に対応したビッ
ト数の回路を設けてもよい。
成しているが、ディスクドライバ3の数に対応したビッ
ト数の回路を設けてもよい。
次に以上のように構成された本実施例の動作を説明する
。まず、ディスクコントローラ2に接続されているディ
スクドライバ3の数に対応するBCDコードにもとづき
スイッチ5a、5bを開閉する0例えばディスクドライ
バ3が3台接続されているとすると、「3」はBCDコ
ードに直すとrL、IJであるからスイッチ5a、5b
を閉成する。スイッチ5aが閉成されるとドライバ7a
の入力はrLJレベルとなり、このドライバ5aはスト
ローブ信号Sが入力されるとrHJレベルの信号BOを
出力する。同様にドライバ5bもrHJレベルの信号B
1を出力する。これらの信号BO,B1はパスラインに
よってホストコンピュータ1に取り込まれ、接続されて
いるディスクドライバ3の数が瞬時にチェックされる。
。まず、ディスクコントローラ2に接続されているディ
スクドライバ3の数に対応するBCDコードにもとづき
スイッチ5a、5bを開閉する0例えばディスクドライ
バ3が3台接続されているとすると、「3」はBCDコ
ードに直すとrL、IJであるからスイッチ5a、5b
を閉成する。スイッチ5aが閉成されるとドライバ7a
の入力はrLJレベルとなり、このドライバ5aはスト
ローブ信号Sが入力されるとrHJレベルの信号BOを
出力する。同様にドライバ5bもrHJレベルの信号B
1を出力する。これらの信号BO,B1はパスラインに
よってホストコンピュータ1に取り込まれ、接続されて
いるディスクドライバ3の数が瞬時にチェックされる。
本発明は以上説明したように、メモリドライバの数に相
当するデータをホストコンピュータに出力するドライバ
数決定手段を設けたことにより、ホストコンピュータが
接続されているメモリドライバの数を瞬時にチェックす
ることができ、処理スピードを向上させることができる
という効果を有する。
当するデータをホストコンピュータに出力するドライバ
数決定手段を設けたことにより、ホストコンピュータが
接続されているメモリドライバの数を瞬時にチェックす
ることができ、処理スピードを向上させることができる
という効果を有する。
第1図は本発明によるコンピュータ装置の一実施例を示
すブロック図、第2図はその要部回路図である。 1・・・ホストコンピュータ、2・・・メモリコントロ
ーラ、3・・・メモリドライバ、4・・・ドライバ数決
定手段。 なお、図中、同一または相当部分には同一符号を用いて
いる。 代理人 大 岩 増 雄(ばか2名)第1図 b
すブロック図、第2図はその要部回路図である。 1・・・ホストコンピュータ、2・・・メモリコントロ
ーラ、3・・・メモリドライバ、4・・・ドライバ数決
定手段。 なお、図中、同一または相当部分には同一符号を用いて
いる。 代理人 大 岩 増 雄(ばか2名)第1図 b
Claims (3)
- (1)ホストコンピュータの指令にもとづき複数のメモ
リドライバを制御するメモリコントローラを備えたコン
ピュータ装置において、上記メモリドライバの数に相当
するデータをホストコンピュータに出力するドライバ数
決定手段を設けたことを特徴とするコンピュータ装置。 - (2)ドライバ数決定手段は、メモリコントローラに設
けたことを特徴とする特許請求の範囲第1項記載のコン
ピュータ装置。 - (3)メモリドライバは、フレキシブルディスクメモリ
ドライバであることを特徴とする特許請求の範囲第1項
記載のコンピュータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24485384A JPS61122744A (ja) | 1984-11-20 | 1984-11-20 | コンピユ−タ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24485384A JPS61122744A (ja) | 1984-11-20 | 1984-11-20 | コンピユ−タ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61122744A true JPS61122744A (ja) | 1986-06-10 |
Family
ID=17124951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24485384A Pending JPS61122744A (ja) | 1984-11-20 | 1984-11-20 | コンピユ−タ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61122744A (ja) |
-
1984
- 1984-11-20 JP JP24485384A patent/JPS61122744A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
US5033049A (en) | On-board diagnostic sub-system for SCSI interface | |
KR900015008A (ko) | 데이터 프로세서 | |
JPS61122744A (ja) | コンピユ−タ装置 | |
JPS581451B2 (ja) | デ−タ転送方式 | |
US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
US5574864A (en) | Method of implementing EISA bus devices on a host bus by disabling bridge circuitry between host and EISA buses | |
KR100242690B1 (ko) | 어드레스 라인을 이용한 하위 장치 제어 장치 | |
JP3012402B2 (ja) | 情報処理システム | |
JPH05173876A (ja) | 増設メモリボード | |
JPH05250310A (ja) | データ処理装置 | |
KR870001937Y1 (ko) | 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템 | |
JP2725680B2 (ja) | バス異常検出回路 | |
JPS5856063A (ja) | システム監視装置による情報処理装置間通信方式 | |
JPS6130300B2 (ja) | ||
KR970002790A (ko) | 피아이오(pio)를 이용한 캔 콘트롤 장치 | |
JPH0296851A (ja) | アクセス回路 | |
JPS6040063B2 (ja) | 複合バス回路 | |
JPH01241658A (ja) | 入出力制御装置 | |
JPS63268053A (ja) | バス制御装置 | |
JPS63156265A (ja) | マイクロコンピユ−タ | |
JPH03283188A (ja) | メモリ・システム | |
JPH07152511A (ja) | プリンタインターフェイス切換方法、及びそれに適するプリンタ、プリンタ切換器 | |
JPH04100103A (ja) | 機構制御装置 | |
JPH0460262B2 (ja) |