JPS61121663A - フアクシミリ送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はファクシミリ送信装置、特に冗長性の抑圧の為
に符号化を行って画像信号を伝送するファクシミリ送信
装置に関する。

〈従来技術〉 ＣＣＩＴＴ勧告においては、画像信号をＭＨ（モディフ
ァイドハフマン）符号化を行なって伝送する場合「各ラ
インの電送時間は制御手順で定めた最小電送時間以上で
なければならない」という条件が・あシｔｌフィンの符
号化ビットを電送するのく必要な時間が最小電送時間よ
りも短い場合には、何の情報も持たないビット、すなわ
ちフィルビットが挿入される。フィルピットの挿入の結
果、電送に要する時間が長くなるという欠点があった。

く目　的〉 本発明は以上のよりな一従来の欠点を除去するために成
されたもので、符号化ビット長の短かいラインを電送す
る際に挿入されるフィルビットの量を画像に悪影響を与
□えることなく減らすことにある。その結果受信機の記
録速度を速めることなく実質的な電送時間を短縮す゛る
ことかできるようにしたファクシミリ電送方式を提供す
ることを目的としている。

本発明の上記以外の目的は図面及び以下の詳細な説明か
ら明らかとなるであろう。

〈実施例〉 第１図（Ａ）、　　ＣＢ）は本発明方式と従来方式とを
比較するための説明図で、同図（人）に従来方式を、（
Ｂ）に本発明を用いた場合の方式を示している。第１図
においては受信機の最小電送時間を−ライン全てが白の
場合と、−ライン中に黒画素を含む場合を区別している
。即ち、−ライン全て白の場合くは白スキップを行なっ
て時間短縮を行っている。ここで最小電送時間は受信機
が一ラインの記録に要する時間に等しい。

Ｔ−は全白ラインの最小電送時間を示し、Ｔ１１は黒画
素を含むラインの最小電送時間を示す。

また１１は全白ツインのコード電送時間＆　４２〜１４
は黒画素を含むラインのコード電送時間であ’）　％　
ｌｘ＜Ｔｗ、　ｌｘ＞Ｔｍ　＊　ｌ！３　＊　１４　＜
Ｔｍ　’Ｔ：；ｈる。

両図を比較して明らかなように従来例に訃いてはＩ！１
＜Ｔ−、Ｉ！、　Ｉ　Ｉ！、　＜　Ｔ、であるため斜線
で示すようにフィルピッ）　ｆ、、ｆ、、ｆ４　　が挿
入され全体としての電送時間が長くなっている。

これに対し本発明方式の場合には次のようにして電送が
行なわれる。

すなわち、受信機の持つバッフ７メそりの容量はＣＣＩ
ＴＴ勧告Ｔ３０のプロトコル中においてすでに知らされ
ているものとし、この受信機の持つバックアメそり・く
完全く入る最大の符号化ラインが１！１〜ｊ４の４ライ
ンまでであるとすると送信機はｌ！〜ｌ！４までを一切
のフィルビットを挿入することなく電送する。

ここで第１図（Ｂ）に示すよって、今電送したツインの
内全白ライ／がｌ！１、それ以外の黒画素を含むライン
が！２〜ｔ４であるため。

ｆｏ−（ＴｙＸ１＋ＴｍＸ３）　　＜１１＋ｌｚ＋ｌｓ
＋ｌａ）を計算しｆｏ＞Ｏならｆ、時間に相当するフィ
ルビットを挿入する。

一方ｓ　　’Ｏ≦Ｏの場合くけフィルビットの挿入は一
切行なわない。この結果、ｒ１図（Ｂ）　Ｋ点線で示し
た部分だけの電送時間が短縮されることになる。

ところで、第２図に上述した方式による電送を行なうた
めの制御回路のブロック図が示されている。

第２図において符号１は読取部で、ここで読取られた読
取データは符号化部２において符号化処理され、送信側
バッファメモ！７３に蓄えられる。

符号４で示すものは演算部５の制御により指定されたフ
ィルビットを生成するフィルビット生成部である。

また、演算部５は符号化部２が生成するコード長を計数
するカクンタと、各ラインの必要とする最小電送時間に
見合うビット長を積算するカクンタを備えている。

また、符号６は送信機のモデム、７は受信機のモデムを
示し、８は複数ライン分のコードが入る容量を持つバッ
ファメモリである。

この受信機のバックアメモリの容量は画像電送が開始さ
れる以前のプロトコル中ですでに送信機に知らされてい
るものとする。

以上のような構成のもとに読取部Ｉにおいて読取られた
データは符号化部２によってＭＨ方式等により冗長度抑
圧符号化され、送信側バックアメモリ３に蓄えられる。

同時に演算部５は符号化され九コード長と、最小電送時
間に見合うピット数を積算する。

このコード長の積算値が受信機のバッファメモリ８の容
量を超えた時点で、それ以前に完全に符号化されたライ
ンについて （最小電送時間に見合うビット数の和）−（コード長の
和）・−・・・・・・・・・・・・・・・・・・・・・
・・・・・・（１）の演算を行なう。　　　　− （１）式の演算を行い、この結果が負表らばフィルビッ
トの挿入は行わずコードの電送を続ける。

また、結果が正ならば送信側のモデム６が最終ラインの
電送が終了したのち（１）式により得られたフィルビッ
ト数の生成をフイ・ルビット生成部４に指示すると共に
モデム６に生成されたフィルビットを電送するように制
御する。

次く、第３図に示すフローチャートに基いて演算部５で
行われる処理の詳細を説明する。

まずステップＳ１にシいて、符号化部２が生成するコー
ドの総バイト数を計算するカウンタＢＹＴＥ符号化され
、送信側バッファに蓄積されまだ電送されていないライ
ン数を計算するカクンタＬＩＮＥ、符号化されたライン
の最小電送時間の総和を計数するカウンタＭＩＮをそれ
ぞれゼロにする。

続いてステップＳ鵞において１ラインの符号化バイト長
をＢＹＴＥカクンタに加算する。そして、ステップＳｌ
においてＬＩＮＦｉカクンタＫｌ？イン分を加算しステ
ップ８４に進みｏｏＭ（ｏｏｏｏ　ｏｏｏｏ）２バイト
を送信側バッフ７３に書き込みＢＹＴＥカクンタに２を
加算する。

なお、本実施例においてはＢＯＬ（エンドオブライン）
信号として、ＣＣＩＴＴの定めるコードを用いず、００
．２バイトでＥＯＬを現わし、モデム６からの割シ込み
処理において、この最後のゼロを１に書きかえることに
より、通常のＥＯＬに変換している。

一方、続いてステップｓ、ｉｃ進ミＢＹＴＥ　カウンタ
のカウント数が受信機側のバッファ容量よりも大きいか
否かが判定される。

カウント数がバッファ容量より小さい場合にはステップ
８ｍ１ＩＣ進み、　ＢＹＴＥカウンタの内容が８ＩＺＥ
　（サイズカウンタ）に移されステップ８１に進む。

ステップ８７においては全白ラインであるか否かが判定
され、全白ラインでない場合にはステップＳ６に進みＭ
ＩＮカウンタに全白以外のラインの最小電送時間に相当
するバイト数ＢＭＩＮが加算される。

また全白ラインである場合にはステップＳ９に進みＭＩ
Ｎカクンタに全白ラインの最小電送時間に相当するバイ
ト数ＷＭＩ　Ｎが加算される。

一方、ステップＳｓにおいてＢＹＴＥカウンタの内容が
バッファ容量よりも大きいと判定された場合にはステッ
プｓｉｏに進みＢＹＴＥカランタの内容から１９ＩＺＢ
が減算される。

続いてステップ８１１においてＭＩＮカクンタの内容と
５ＩＺＥの内容が比較される。

５ＩＺＥの内容がＭＩＮの内容より小さい場合にはステ
ップ８１２に進みフィルビットのバイトカウンタＦＩＬ
ＬをゼロにしステップＳｔＳへ進み受信機バッファがい
りばいＫなったことを示すフル７２グｏｖｇＢｌをセッ
トする。

また、ステップ８１１においてＭＩＮの内容が８ＩＺＥ
の内容より大きい場合にはステップ８１４へ進みフィル
ビットのバイトカウンタＦＩＬＬの内容をＭＩＮ−８Ｉ
ＺＥとしステップｓｉａへ進む。

ところで、第４図にはモデム６からの割シ込み処理ルー
チンが示されている。割込信号は不図示のタイマ回路か
ら発生し、周期的に割込処理が行われる。

すなわちステップＴ１においてラインはゼｐであるか否
かが判定され、ゼロである場合にはステップＴ２に進み
ＦＩＬＬを１バイト分送出して処理を終わる。

また、ステップＴ１．においてラインがゼロでない場合
にはステップＴ３において送信バッファ３から１バイト
読み出しステップＴ４ＩＣ進む。

ステップＴ４においては前回送出データと今回読み出し
たデータが共ＫＯＯｎであるか否かが判定され００Ｍで
ない場合にはＴ、に進み読み出したデータをそのｉｔ送
出して処理を終る。

ステップＴ４において００にであると判定された場合に
はステップ８ｓにおいてＭＩＮカウンタの内容を１だけ
減らしステップＴｔｒｔｃおいてＬＩＮＥがゼロである
か否かを判定する。

ゼロであった場合にはステップＴａにおいて受信機バッ
ファにｏｖｇａフラグがセットされているか否かが判定
され、セットされていない場合にはステップＴ２に進み
処理を終わる。

０ＶＥＲ，フラグがセットされている場合にはステップ
Ｔ９に進みフィルビットのバイトカウンタＦＩＬＬがゼ
ロであるかが判定される。

ゼロでな込場合にはステップＴＩ（１においてＦＩＬＬ
の内容をフィルビット生成部４忙セットし、モデム６の
入力をフィルビット生成部４側に切換えステップＴｌｌ
に進み０ＶＥＲ，フラグをリセットし処理を終わる。

一方、ステップＴｔにおいてＬＩＮＥの内容がゼロでな
いと判定された場合にはステップＴｕｋ：進みＥＯＬと
してｒ　０００００００１　Ｊを送出しステップＴｌｌ
へ進む。

また、ステップＴ９においてＦＩＬＬがゼロと判定され
た場合にはステップ’Ｉ’ｌ！へ進む。

第５図に本発明の他の制御回路図例を示す。

図において１１はＣＣＤ　（Ｃｈａｒｇｅ　ｃｏｎｐｌ
ｅｄｄｅｖｉｓｅ　）ラインセンナ等を用い九読取部で
、読取部１１から得られたアナログ画信号はアナログ・
デジタル変換部１２でデジタル画信号に変換される。デ
ジタル画信号は一時読取バツファ１３に貯えられる。Ｃ
ＰＵ１４は読取バッファ１３内に貯えられた画信号をＭ
Ｈ符号化し、一時ＲＡＭ１４−２　内の送信バッファ領
域に貯える。

そしてタイマ回路１５から発生する割込信号によりＲＡ
Ｍ１４−２　　内の符号化画データをパラシリ変換器１
６を介してＭＯＤＥＭｌ７　へ出力する。

以上のＣＰＵ１４の処理はＲＯＭ１４−１　　内に格納
されたプ党グラムによυ実行される。

ＭＯＤＥＭｌ７　　は符号化画データを変調して電話回
線ＬＮを介して受信機側ＭＯＤＥＭＩ８　へ伝送する。

ＭＯＤＥＭｌ　８で復調された符号化データはシリパラ
変換器１９でパラレルデータに変換される。ＣＰＵ２１
はタイマ回路２２からの割込信号によりシリパラ変換器
１９からの符号化データを取シ込み、ＲＡＭ２１−２内
の受信バッファ領域に一時記憶したのち生データに変換
して不図示の配備部へ出力する。尚、ＣＰＯ２１にもＲ
ＯＭ２１−１は当然設け゛られる。

次に：ＣＰＵ１４の動作を第６図〜第８図の制御プログ
ラムを用いて説明する。第６図は送信機が生データをＭ
Ｈ符号化して送信バッファに入れるメインルーチン、第
７図はメインルーチンの中で％　ｐｉｔｔビット挿入の
演算を行なう部分のサブルーチン、第８図は送信機側で
、ＲＡＭ１４−２内の送信バッファ領域のデータをモデ
ムに渡す割込処理ルーチンを夫々示している。

まず第６図のメインルーチンについて説明する。実際の
画倫データの送信の前に受信側の最小電送時間及び受信
バッファのメモリ容量が送信機側で認識され、ＲＡＭ１
４−２内に格納される。画倫データの送信が開始される
と、Ｓ１１でＲＡＭ１４−２内の総符号長カクンタ、総
最小電送時間カウンタを０にクリアし、Ｓ１２で一ライ
ンの符号長カウンタ（几ＡＭ１４−２内）をＯＫクリア
する。

そして８１３でランレングスＢＭＬをカウントして符号
を送信バッファに書き込む、或はフィルビットを挿入し
たりする処理が行なわれる。

８１３は第７図に詳しい。−ライン分の符号化処理の終
了が８１４で確認される迄８１３の処理が繰返される。

−ライン分の符号化が終了すると８１５に進み、後１１
ＣＥＯＬ信号を形成する為の００１１を２つ分送信バッ
ファ領域Ｋｌき込む。

そして８１６で総符号長カクンタに符号化が終了したラ
インの符号長を加算する。８１７で総最小電送時間カウ
ンタに一ライン分の最小電送時間を加算する。ここで今
のラインが全白２インであればＴｗを加算し、黒画素を
含むラインであればＴ募を加算する。

８１８で原稿の読取終了が確認される迄８１２〜８１７
の処理を繰返す。

原稿の読取が終了すると８１９で、画信号の終了を意味
するＲＴＣ信号を送信バッフ７に書き込む。

次に第７図のサブルーチンを説明する。８２０において
ランレングスＲＬをカウントして符号を決め、Ｓ２１で
１ラインの符号長カウンタにその符号の長さを加算する
。そして８．２２でその符号をＲＡＭ１４−２の送信バ
ッファエリアに入れる。そして８２３で総符号長カラン
タと一ラインの符号長カウンタの値を加算し、その加算
値が受信バッファ２０の容量を超えたか判断される。受
信バッファの容量を超えない場合はメインルーチンに戻
）符号化が繰返される。一方受信バツ７アの容量を超え
ると８２４に進み、現在符号化を行っているラインの前
の２インまでの総符号長カウンタの値から総最小電送時
間カウンタの値を比較する。そして８２５で総符号長の
方が大きいことが確認されると、この場合フィルピット
の挿入は不要であるので、そのまま８２７に進む。

又、総符号長の方が小さい時は８２６で前ラインにフィ
ルピットの挿入が必要であることを示すフラグを立てる
。そしてステップ８２７で総符号長カウ／り及び総最小
電送時間カクンタをゼロにクリアし、再びメインルーチ
ンに戻る。

以上の如く、−ラインの符号化の途中で受信バッファの
容量をオーバーした場合には、その前ラインまでのデー
タにフィルビットをつけるか否かの判断を行っている。

即ち、受信機のバッファ容量に完全に入る最大のライン
数分を電送したのち、フィルビットが必要な場合はフィ
ルを挿入している。即、シ送信されたすべてのラインの
情報は必らず受信バッファに貯えられ、貯えられた情報
が記録の為にすべて読出されてから、次のラインの情報
が空のバッファに送信される。従って受信機のバッファ
がオーバー７０−して画情報の一部が欠落することがな
い。

又、電送時間を大いに短縮できる。

次に第８図の割込処理ルーチンを説明する。

割込信号がタイ１回路から発生すると、Ｔ１１でＲ，Ａ
Ｍ１４−２の送信バッファ領域から１バイト分の符号を
読出し、Ｔ１２でＯＯＨが２バイト連続、即ち一ライン
の終了か否かが判断される。

−２インの終了でない時はＴ１３で読出した符号をその
まｉＭＯＤＥＭＫ送出する。そして一ラインの終了の場
合〈は、Ｔ１４で更にフィルビットが必要であることを
示すフラグを確認し、フラグが立っていなければＢＯＬ
として００１Ｋを０１、に変換してＭＯＤＥＭＫ送出す
る。一方、フラグが立っている時は、Ｔ１６で第７図の
８２４で得られた減算値分のフィルビットをＭＯＤＥＭ
Ｋ送出Ｌ、そｏ後Ｔ１５−１’ＢＯＬをＭＯＤＥＭＫ、
送出する。尚、フィルビットはＯＯ■の連送である。以
上で割込処理が終了すると、割込信号が入った時のメイ
ンルーチンの処理位置へ戻る。

次に第９図を用いて受信側の処理プログラムを説明する
。第９図はＣＰＵ２１がモデムからＲ，ＡＭ２１−２の
受信バッファエリアに受信データを渡す割込処理ルーチ
ンを示している。まずＲ１でシリパラ変換器１９を介し
てモデム１８から１バイトの受信データを受けとる。そ
してＲ２でＯＯＨが３バイト以上連続したか、即ち受信
データがフィルビットであるか否かを判定する。３バイ
ト以上ＯＯＨが読くとＲ３に進みフィルビットを捨てる
。連続しない場合にはＲ４で有効データとしてＲＡＭ２
１−２の受信バッファエリアに受信データを書き込む。

そしてＲ３でフィルビットを捨てているのは、フィルビ
ットを受信バッファエリアに書き込むと受信バッファが
オーバーフローすることが有シ得るので、００菖が３バ
イト以上続いたら、′″１″を含むデータがくるまで、
受信バッファにはデータを入れない様に構成して込る。

く効　果〉 以上の説明から明らかなように氷見Ｆ！ＡＫよれば、受
信機側バックアメモリ容量をあらかじめ知っている送信
機が通常は最小電送時間を満たすフィルビットを一切挿
入せず、前記バッファ容量に完全く入る最大のライン数
分を連続して電送しているため受信機の記碌速度を上げ
る仁となく電送時間を短縮することができる。

尚１本実施例においては最小電送時間を全白ラインと、
黒を含むラインとで異ならしめてい

【図面の簡単な説明】

第１図（Ａ）　、　（Ｂ）は従来方式と本発明方式の電
送時間を比較して示す説明図、第２図は制御回路のブロ
ック図、第３図は通常の制御動作を説明するフローチャ
ート図、第４図はモデムの割）込み処理動作を説明する
フローチャート図、第５図は本発明の第２の実施例の制
御ブロック図％第６図〜第８図は送信側の制御フローチ
ャート図、第９図は受信側の制御フローチャート図であ
る。 第１図 ↑１ 躬２図 第３図 第４図 情！７’７図

Claims (1)

1. 【特許請求の範囲】 原稿を読取り画信号を得る読取手段、 前記画信号を符号化する符号化手段、 符号化データを送信する為の変調手段、 前記符号化データのデータ長と受信装置のメモリの容量
   を比較する比較手段、 前記比較手段の比較結果に基づき前記メモリに格納しう
   る原稿の最大ライン数の符号化データをフイルビツトを
   入れることなく連続して前記変調手段に送出する送出手
   段より成ることを特徴とするファクシミリ送信装置。