JPS6111796A - 電源電圧分圧回路 - Google Patents
電源電圧分圧回路Info
- Publication number
- JPS6111796A JPS6111796A JP13147384A JP13147384A JPS6111796A JP S6111796 A JPS6111796 A JP S6111796A JP 13147384 A JP13147384 A JP 13147384A JP 13147384 A JP13147384 A JP 13147384A JP S6111796 A JPS6111796 A JP S6111796A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- liquid crystal
- voltage divider
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は演算制御装置（以下ＣＰＵと呼ぶ）と同一基板
上に集積されるダイナミック点灯用液晶表示回路の液晶
パネル駆動用バイアス電圧の発生回路に関するものであ
る。
上に集積されるダイナミック点灯用液晶表示回路の液晶
パネル駆動用バイアス電圧の発生回路に関するものであ
る。
従来のバイアス電圧の発生回路は、抵抗列を所定の電源
電圧間に挿入してなる電源電圧分圧回路を用いる例が１
１とんとである。第１−図は従来例に係るｌ／２バイア
スの駆動方式における電、源電圧分圧回路である。出力
Ａは制御信号Ｇ１＋ Ｇｚ＊ Ｇ３ により例えば第２
図のようになるが、電源電圧分圧回路の内部インピーダ
ンスは電流が流れる分割抵抗Ｒとゲートスイッチ８１〜
Ｓ３の内部抵抗によって定まる。出力Ａが液晶負荷をド
ライブしたときのスイッチング速度は内部インピーダン
スで左右されるが、消費電力をおさえるために表示に支
障のない範囲で高インピーダンスとされる。通常はＲと
して数十〜数百にΩが用いられる。しかし出力Ａを液晶
ドライブ用としてだけでなく他の目的にも使用すること
も多く、この場合電源電圧分圧回路の内部インピーダン
スが問題となる０スイッチング速度が極端に遅いからで
おる○これを解決するために内部インピーダンスを下げ
ればよいが、今度は液晶ドライブ時に消費電力が大きく
なるＯ〔発明の目的〕 本発明の目的は前記欠点に鑑み、−を数の目的に使用さ
れ得る電源電圧分圧回路を提供することにある。
電圧間に挿入してなる電源電圧分圧回路を用いる例が１
１とんとである。第１−図は従来例に係るｌ／２バイア
スの駆動方式における電、源電圧分圧回路である。出力
Ａは制御信号Ｇ１＋ Ｇｚ＊ Ｇ３ により例えば第２
図のようになるが、電源電圧分圧回路の内部インピーダ
ンスは電流が流れる分割抵抗Ｒとゲートスイッチ８１〜
Ｓ３の内部抵抗によって定まる。出力Ａが液晶負荷をド
ライブしたときのスイッチング速度は内部インピーダン
スで左右されるが、消費電力をおさえるために表示に支
障のない範囲で高インピーダンスとされる。通常はＲと
して数十〜数百にΩが用いられる。しかし出力Ａを液晶
ドライブ用としてだけでなく他の目的にも使用すること
も多く、この場合電源電圧分圧回路の内部インピーダン
スが問題となる０スイッチング速度が極端に遅いからで
おる○これを解決するために内部インピーダンスを下げ
ればよいが、今度は液晶ドライブ時に消費電力が大きく
なるＯ〔発明の目的〕 本発明の目的は前記欠点に鑑み、−を数の目的に使用さ
れ得る電源電圧分圧回路を提供することにある。
本発明の他の目的は液晶ドライバのスイッチング速度を
最適なものにするとともに、電源電圧分圧回路の消費電
力を最小におさえることにある。
最適なものにするとともに、電源電圧分圧回路の消費電
力を最小におさえることにある。
本発明のさらに他の目的紘端子数で多機能のＣＰＵを得
ることにある。
ることにある。
本発明はＣＰＵと同一基板上に集積されたダイナミック
点灯を行う複数桁液晶表示回路において、表示用ドライ
バの電位レベルを決定する電源電圧分圧回路の内部イン
ピーダンスが、前記ＣＰＵの指令により任意に制御され
るように構成される。
点灯を行う複数桁液晶表示回路において、表示用ドライ
バの電位レベルを決定する電源電圧分圧回路の内部イン
ピーダンスが、前記ＣＰＵの指令により任意に制御され
るように構成される。
この電源電圧分圧回路は、その内部インピーダンスがＣ
ＰＵによって制御されるからＣＰＵの指令一つで液晶表
示ドライバの使用目的に最適な内部インピーダンスが選
択されるように動作する。
ＰＵによって制御されるからＣＰＵの指令一つで液晶表
示ドライバの使用目的に最適な内部インピーダンスが選
択されるように動作する。
次に本発明の実施例について図面を参照しながら説明す
る。
る。
第３図は本発明の実施例に係る電源電圧分圧回路の回路
図である。１はＣＰＵ、２．３は共にＣＰＵ１からの指
令によｊ） ０Ｎ１０ＦＦするトランジスタスイッチ、
４．５，６．’７は共に電源電圧の分割抵抗、８，９．
１’０は共に出力電位決定用トランジスタスイッチ、１
１ｔｉ液晶表示用ドライブ信号出力である。ここでトラ
ンジスタスイッチ２．３が共にＯＦＦの場合、第１図と
全く同・じ動作ｔなる０インピーダンスの最も高い状態
である。次にＣＰＵ１の指令によりトランジスタスイッ
チ２または３がＯＮ、すると、抵抗４または５がそれぞ
れ抵抗６または７に並列に接続されているから、等測的
インピーダンスが下がシ、トランジスタスイッチ９がＯ
Ｎしているときの出力信号１１のスイッチング速度が改
善される。このトランジスタスイッチ２または３のＯＮ
時間、 ＯＮタイミングは共に任意にＣＰＵＩで設定さ
れるから、出力端子１１の使用目的により最適のインピ
ーダンスが得られる。
図である。１はＣＰＵ、２．３は共にＣＰＵ１からの指
令によｊ） ０Ｎ１０ＦＦするトランジスタスイッチ、
４．５，６．’７は共に電源電圧の分割抵抗、８，９．
１’０は共に出力電位決定用トランジスタスイッチ、１
１ｔｉ液晶表示用ドライブ信号出力である。ここでトラ
ンジスタスイッチ２．３が共にＯＦＦの場合、第１図と
全く同・じ動作ｔなる０インピーダンスの最も高い状態
である。次にＣＰＵ１の指令によりトランジスタスイッ
チ２または３がＯＮ、すると、抵抗４または５がそれぞ
れ抵抗６または７に並列に接続されているから、等測的
インピーダンスが下がシ、トランジスタスイッチ９がＯ
Ｎしているときの出力信号１１のスイッチング速度が改
善される。このトランジスタスイッチ２または３のＯＮ
時間、 ＯＮタイミングは共に任意にＣＰＵＩで設定さ
れるから、出力端子１１の使用目的により最適のインピ
ーダンスが得られる。
このように電源電圧分圧回路の内部インピーダンスを最
適なものに設定し得るので、液晶表示ドライブだけでな
く液晶表示ドライブ出力信号に複数の機能をもたせるこ
とが可能となる。しかも最小の消費電力で実現でき、ま
た少ない端子数を有効に使えるので特に小盤のシステム
に有用である。
適なものに設定し得るので、液晶表示ドライブだけでな
く液晶表示ドライブ出力信号に複数の機能をもたせるこ
とが可能となる。しかも最小の消費電力で実現でき、ま
た少ない端子数を有効に使えるので特に小盤のシステム
に有用である。
なお本実施例では追加されるトランジスタスイッチと分
割抵抗を２組用いたが、さらに多数組を追加してもつと
細かい制御することも可能である。
割抵抗を２組用いたが、さらに多数組を追加してもつと
細かい制御することも可能である。
さらに１／２デユーティ−の液晶表示回路につき説明し
たが、デユーティ−比の高い（１／３ 、１／４・・・
）液晶表示回路に用いることも可能なことはもちろんで
ある。
たが、デユーティ−比の高い（１／３ 、１／４・・・
）液晶表示回路に用いることも可能なことはもちろんで
ある。
以上説明したように本発明によれば、液晶表示用出力信
号が最適のスイッチング速度、消費電力のもとて複数用
途に利用できる。従って一つの出力信号に複数の機能を
もたせることができ、特に少ない端子で多機能のＣＰＵ
に適用すれば有用である。
号が最適のスイッチング速度、消費電力のもとて複数用
途に利用できる。従って一つの出力信号に複数の機能を
もたせることができ、特に少ない端子で多機能のＣＰＵ
に適用すれば有用である。
第１図は従来例に係る電源電圧分圧回路の回路図であシ
、第２図は第１図の回路の出力波形図。 第３図は本発明の実施例に係る電源電圧分圧回路の回路
図である。 １・・・演算制御装置 ２、３．８．９．１０・・・ゲートスイッチ４、５．６
．７．・・・抵抗 １１・・・出力信号
、第２図は第１図の回路の出力波形図。 第３図は本発明の実施例に係る電源電圧分圧回路の回路
図である。 １・・・演算制御装置 ２、３．８．９．１０・・・ゲートスイッチ４、５．６
．７．・・・抵抗 １１・・・出力信号
Claims (1)
- 【特許請求の範囲】 ダイナミック点灯を行う複数桁液晶表示回路の表示用ド
ライバの電位レベルを決定する電源電圧分圧回路におい
て、 その内部インピーダンスは、同一基板上に集積された演
算制御装置により任意に制御されることを特徴とする電
源電圧分圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13147384A JPS6111796A (ja) | 1984-06-26 | 1984-06-26 | 電源電圧分圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13147384A JPS6111796A (ja) | 1984-06-26 | 1984-06-26 | 電源電圧分圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6111796A true JPS6111796A (ja) | 1986-01-20 |
Family
ID=15058790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13147384A Pending JPS6111796A (ja) | 1984-06-26 | 1984-06-26 | 電源電圧分圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111796A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008423A1 (ja) * | 2011-07-12 | 2013-01-17 | 旭化成エレクトロニクス株式会社 | 直流電圧出力回路およびセットトップボックス |
-
1984
- 1984-06-26 JP JP13147384A patent/JPS6111796A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008423A1 (ja) * | 2011-07-12 | 2013-01-17 | 旭化成エレクトロニクス株式会社 | 直流電圧出力回路およびセットトップボックス |
| EP2571163A1 (en) * | 2011-07-12 | 2013-03-20 | Asahi Kasei Microdevices Corporation | Direct-current voltage output circuit and set-top box |
| JP5308578B2 (ja) * | 2011-07-12 | 2013-10-09 | 旭化成エレクトロニクス株式会社 | 直流電圧出力回路およびセットトップボックス |
| US8884686B2 (en) | 2011-07-12 | 2014-11-11 | Asahi Kasei Microdevices Corporation | Direct current voltage output circuit and set top box |
| EP2571163A4 (en) * | 2011-07-12 | 2014-11-19 | Asahi Kasei Microdevices Corp | CONTINUOUS VOLTAGE OUTPUT CIRCUIT AND DECODER HOUSING |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644255A (en) | Circuits systems and methods for reducing power loss during transfer of data across a conductive line | |
| US5455534A (en) | Semiconductor device for liquid crystal panel driving power supply | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US6970161B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
| JPS6111796A (ja) | 電源電圧分圧回路 | |
| US6124839A (en) | Liquid crystal display driving circuit and liquid crystal display having parallel resonant circuit for reduced power consumption | |
| JPH0561433A (ja) | 表示制御回路 | |
| JPH07140439A (ja) | 表示装置 | |
| JPH05232447A (ja) | 半導体装置 | |
| JPH0670879B2 (ja) | 薄膜シフトレジスタ | |
| JP3020000B2 (ja) | Ｌｃｄ駆動用コモン電圧出力回路 | |
| JPH05100626A (ja) | 半導体集積回路 | |
| JP2728792B2 (ja) | 半導体集積回路 | |
| JPS6231894A (ja) | 液晶駆動回路 | |
| JPH08221142A (ja) | 液晶駆動用電源回路 | |
| JPS593480A (ja) | 液晶駆動回路 | |
| JPH08248911A (ja) | 液晶表示装置 | |
| JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
| JP3322620B2 (ja) | 表示装置 | |
| JPS6231481B2 (ja) | ||
| JPH0354914A (ja) | 駆動用半導体集積回路装置 | |
| JPS595283A (ja) | 液晶駆動回路 | |
| JP2003058115A (ja) | 液晶表示装置 | |
| JPS6042071A (ja) | ドライバ出力回路 |