JP5308578B2 - 直流電圧出力回路およびセットトップボックス - Google Patents

Description

本発明は、直流電圧出力回路およびセットトップボックスに関し、特にテレビ受像機（以下、「テレビ」と略記する。）やビデオデッキ等の機器を互いに接続するための規格における制御信号を出力するために、複数の電圧レベルの直流電圧を切り換えて出力する直流電圧出力回路およびセットトップボックスに関する。

テレビやビデオデッキ等の機器を互いに接続するための規格には、世界各国で様々な規格がある。その一つとして、機器間でビデオ信号とオーディオ信号とを一本のケーブルでまとめてやりとりすることのできるＳＣＡＲＴ（Ｓｙｎｄｉｃａｔ ｄｅｓ Ｃｏｎｓｔｒｕｃｔｅｕｒｓ ｄ’Ａｐｐａｒｅｉｌｓ Ｒａｄｉｏｒｅｃｅｐｔｅｕｒｓ ｅｔ Ｔｅｌｅｖｉｓｅｕｒｓ）がある。このＳＣＡＲＴの規格は、特にヨーロッパ等において多くの機器に採用されている。

また、ＳＣＡＲＴの規格に準拠したＳＣＡＲＴコネクタを有して、テレビやビデオデッキ等をまとめて接続することのできるセットトップボックスも多く利用されている。このセットトップボックスにおいて、各機器からのオーディオ信号とビデオ信号とを、例えばテレビへの出力用信号等に変換して、テレビ等に出力することができる。また、セットトップボックスには、ＳＣＡＲＴコネクタを用いて機器を接続する以外にも、ケーブルテレビやテレビアンテナ、オーディオ機器等を接続することもできる。

このＳＣＡＲＴの規格では、ビデオ信号の画面サイズを識別することができるように、画面サイズを示す直流電圧をブランキング信号として、ＳＣＡＲＴコネクタの端子（ピン）でやりとりするようになっている。前記画面サイズを示す直流電圧は、例えば１２（Ｖ）または６（Ｖ）または０（Ｖ）の電圧レベルである。
このため、セットトップボックスには、それらの直流電圧を出力するための直流電圧出力回路を備えたビデオブランキング信号処理回路を有している。一般的な直流電圧出力回路として、例えば下記の特許文献１〜４に記載の回路がある。

これらの直流電圧出力回路は、ＭＯＳトランジスタ等のスイッチング素子や抵抗素子等を備えて構成されている。そして、直流電圧出力回路は、セットトップボックス内部の制御回路等から出力される制御信号により、ＭＯＳトランジスタの導通状態を切り替えることによって、所望の電圧レベルの直流電圧を出力するように構成されている。

特開平１１−１２１６９４号公報 特開２００３−３１８７１４号公報 特開２００４−２６００５２号公報 特開２００５−０５１８２１号公報

ところで、上記の直流電圧出力回路では、説明したように、ＳＣＡＲＴの規格に合わせて１２（Ｖ）または６（Ｖ）または０（Ｖ）の各電圧レベルを切り替えて出力しなければならない。このため、直流電圧出力回路は、一つの直流電圧出力回路の中で複数のスイッチング素子の導通状態を制御して、抵抗素子等の素子同士の接続状態を変えることによって、複数の直流電圧を出力する。

しかしながら、抵抗素子等の素子同士の接続状態によっては、スイッチング素子の導通状態がオフ状態となったときに、そのスイッチング素子に、直流電圧出力回路で使用している電源電圧がそのまま印加されてしまうことがあった。
直流電圧出力回路で使用している電源電圧は１２（Ｖ）という、比較的大きな電圧である。このため、直流電圧出力回路を構成するスイッチング素子には、これらを想定して大きな耐圧を有するものを用いなければならない。よって、製造コストが高くなったり、回路サイズが大きくなったりするという問題があった。

そこで、本発明は、上記の課題に鑑み、スイッチング素子の耐圧を高くすることなく、複数の電圧レベルの直流電圧を切り換えて出力することのできる直流電圧出力回路およびセットトップボックスを提供することを目的とする。

本発明による直流電圧出力回路およびセットトップボックスは、上記の目的を達成するために、次のように構成される。
本発明の一態様は、出力端子から直流電圧を出力する直流電圧出力回路であって、直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、前記分圧用スイッチング素子の導通状態を制御する制御回路と、前記グランドと前記一組の分圧用抵抗素子の中間接続点との間に接続された第１接地用抵抗素子と、前記グランドと前記出力端子との間に接続された第２接地用抵抗素子と、を備えることを特徴とする直流電圧出力回路である。
本発明の他の態様は、出力端子から直流電圧を出力する直流電圧出力回路であって、直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、前記分圧用スイッチング素子の導通状態を制御する制御回路と、を備え、前記分圧用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さいことを特徴とする直流電圧出力回路である。
本発明の他の態様は、前記グランドと前記一組の分圧用抵抗素子の中間接続点との間に接続された第１接地用抵抗素子と、前記グランドと前記出力端子との間に接続された第２接地用抵抗素子と、を備えていてよい。
さらに、前記出力端子と前記一組の分圧用抵抗素子の中間接続点との間に接続された直流電圧出力用スイッチング素子を備えていてよい。
前記制御回路が、前記直流電源側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオン状態に切り換え、かつ前記グランド側の分圧用スイッチング素子をオフ状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記直流電源の電圧レベルと同等となり、前記制御回路が、前記直流電源側の分圧用スイッチング素子、前記グランド側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオン状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記直流電源の電圧レベルよりも低い電圧レベルになり、前記制御回路が、前記直流電源側の分圧用スイッチング素子、前記グランド側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記グランドの電圧レベルと同等となるようになっていてもよい。
前記直流電圧出力用スイッチング素子はＭＯＳトランジスタで構成されていてもよい。
前記直流電圧出力用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さくてもよい。

さらに、前記制御回路が前記分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記バイパス用抵抗素子にバイパスさせてもよい。
前記分圧用スイッチング素子は、前記直流電源と、前記一組の分圧用抵抗素子のうちの直流電源側の分圧用抵抗素子との間に接続された直流電源側の分圧用スイッチング素子と、前記グランドと、前記一組の分圧用抵抗素子のうちのグランド側の分圧用抵抗素子との間に接続されたグランド側の分圧用スイッチング素子と、を備えていてよい。

本発明の他の態様は、前記バイパス用抵抗素子は、前記直流電源側の分圧用スイッチング素子と並列に接続された直流電源側のバイパス用抵抗素子と、前記グランド側の分圧用スイッチング素子と並列に接続されたグランド側のバイパス用抵抗素子と、を備えていてよい。
前記制御回路が前記直流電源側の分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記直流電源側のバイパス用抵抗素子にバイパスさせて、前記制御回路が前記グランド側の分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記グランド側のバイパス用抵抗素子にバイパスさせてもよい。

本発明の他の態様は、前記直流電源側の分圧用抵抗素子の抵抗値は前記直流電源側のバイパス用抵抗素子の抵抗値よりも小さく、前記グランド側の分圧用抵抗素子の抵抗値は前記グランド側のバイパス用抵抗素子の抵抗値よりも小さくてもよい。

本発明の他の態様は、出力端子から直流電圧を出力する直流電圧出力回路であって、直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、前記分圧用スイッチング素子の導通状態を制御する制御回路と、を有し、前記分圧用スイッチング素子は、前記直流電源と、前記一組の分圧用抵抗素子のうちの直流電源側の分圧用抵抗素子との間に接続された直流電源側の分圧用スイッチング素子と、前記グランドと、前記一組の分圧用抵抗素子のうちのグランド側の分圧用抵抗素子との間に接続されたグランド側の分圧用スイッチング素子と、
を備え、前記直流電源側の分圧用抵抗素子と前記グランド側の分圧用抵抗素子との間に接続されたソースフォロア回路をさらに備えることを特徴とする直流電圧出力回路である。

本発明の他の態様は、前記分圧用スイッチング素子はＭＯＳトランジスタで構成されていてもよい。
前記分圧用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さくてもよい。
本発明の他の態様は、上記のいずれかの態様の直流電圧出力回路を有し、前記直流電圧出力回路から出力された直流電圧をブランキング信号として出力するビデオブランキング信号処理回路と、ビデオ入力信号を処理するビデオ信号処理回路と、オーディオ入力信号を処理するオーディオ信号処理回路と、を備えることを特徴とするセットトップボックスである。

本発明によれば、制御回路により分圧用スイッチング素子の導通状態がオフ状態に切り換えられたとき、その導通状態がオフ状態であるスイッチング素子に対して、導通状態がオフ状態になったことによって印加される電流を、バイパス用抵抗素子にバイパスさせる。これにより、導通状態がオフ状態であるスイッチング素子に電源電圧がそのまま印加されなくなり、分圧用スイッチング素子の耐圧を高める必要がない。このため、直流電圧出力回路の製造コストを抑えることができるとともに、直流電圧出力回路の回路サイズを小さくすることができる。
さらには、上記の直流電圧出力回路を用いて構成されたセットトップボックスの製造コストを抑えて、サイズを小型化することができる。

実施形態に係るセットトップボックス１０の回路構成を示すブロック図である。 ビデオブランキング信号処理回路２２の回路構成を示すブロック図である。 直流電圧出力回路５４ａの回路構成を示す回路図である。 直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を６（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。 直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を１２（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。 直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を０（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。

ここからは、添付図面を参照しながら、本発明の直流電圧出力回路、および直流電圧出力回路を備えて構成されたセットトップボックスの好適な実施形態を詳細に説明する。
（セットトップボックス１０の装置構成）
最初に、図１を参照して、実施形態に係るセットトップボックス１０の装置構成を説明する。

図１は、実施形態に係るセットトップボックス１０の装置構成を示すブロック図である。図１に示すセットトップボックス１０は、制御回路１１と、ＶＣＲ（Ｖｉｄｅｏ Ｃａｓｓｅｔｔｅ Ｒｅｃｏｒｄｅｒ） ＳＣＡＲＴコネクタ１２と、ＴＶ（Ｔｅｌｅｖｉｓｉｏｎ） ＳＣＡＲＴコネクタ１３と、ＳＣＡＲＴスイッチング回路１４と、ＭＰＥＧデコーダ１５と、デジタルエンコーダ１６と、Ｄ／Ａコンバータ１７と、を備えて構成される。

制御回路１１は、セットトップボックス１０を構成する各部と制御信号を送受して、セットトップボックス１０全体の動作を制御する。
ＶＣＲ ＳＣＡＲＴコネクタ１２は、ＳＣＡＲＴの規格に準拠したコネクタである。このＶＣＲ ＳＣＡＲＴコネクタ１２には、ＳＣＡＲＴケーブル２４によりＶＣＲ３１が接続される。
ＴＶ ＳＣＡＲＴコネクタ１３は、ＶＣＲ ＳＣＡＲＴコネクタ１２と同様に、ＳＣＡＲＴの規格に準拠したコネクタである。このＴＶ ＳＣＡＲＴコネクタ１３には、ＳＣＡＲＴケーブル２５によりＴＶ３２が接続される。

また、セットトップボックス１０は、ＶＣＲ ＳＣＡＲＴコネクタ１２およびＴＶ ＳＣＡＲＴコネクタ１３以外にも、別のＳＣＡＲＴコネクタがあっても良い。また、図示しないが、セットトップボックス１０は、ＳＣＡＲＴコネクタ以外のコネクタも備えており、地上波放送や衛星放送を受信するためのテレビアンテナ３３や、５．１チャンネルサラウンドを楽しんだりすることのできるオーディオ機器３４等を接続することもできるようになっている。

また、本実施形態は、ＶＣＲ ＳＣＡＲＴコネクタ１２とＴＶ ＳＣＡＲＴコネクタ１３とを備えて構成されるデュアルＳＣＡＲＴと呼ばれる装置構成である。しかし、これに限るものではなく、本実施形態は、ＴＶ３２がＶＣＲ機能付きＴＶであって、そのためのＴＶ ＳＣＡＲＴコネクタ１３を備えて構成されるシングルＳＣＡＲＴと呼ばれる装置構成などであっても良い。

ＭＰＥＧデコーダ１５は、セットトップボックス１０に入力されたＭＰＥＧソースの信号をデコードするための信号処理を行う。
デジタルエンコーダ１６は、ＭＰＥＧデコーダ１５によりデコードされたビデオ信号を、所望の信号形式に変換する。
Ｄ／Ａコンバータ１７は、ＭＰＥＧデコーダ１５によりデコードされたオーディオ信号を、ディジタル信号からアナログ信号形式に変換する。

ＳＣＡＲＴスイッチング回路１４は、ビデオ信号処理回路２１と、ビデオブランキング信号処理回路２２と、オーディオ信号処理回路２３と、を備える。
ビデオ信号処理回路２１は、デジタルエンコーダ１６から出力されたビデオ信号や、ＶＣＲ３１からＶＣＲ ＳＣＡＲＴコネクタ１２を介して入力されたビデオ信号を入力して、ＶＣＲ ＳＣＡＲＴコネクタ１２およびＴＶ ＳＣＡＲＴコネクタ１３から出力するＳＣＡＲＴの規格のビデオ信号を生成する。

ビデオブランキング信号処理回路２２は、デジタルエンコーダ１６から出力されたビデオ信号や、ＶＣＲ３１からＶＣＲ ＳＣＡＲＴコネクタ１２を介して入力されたビデオ信号に基づいて、ブランキング信号を生成する。例えば、ビデオブランキング信号処理回路２２は、ビデオ信号の画面サイズを示す制御信号等を生成する。

オーディオ信号処理回路２３は、Ｄ／Ａコンバータ１７から出力されたオーディオ信号や、ＶＣＲ ＳＣＡＲＴコネクタ１２およびＴＶ ＳＣＡＲＴコネクタ１３から出力されたオーディオ信号に基づいて、ＶＣＲ ＳＣＡＲＴコネクタ１２およびＴＶ ＳＣＡＲＴコネクタ１３から出力するＳＣＡＲＴの規格のオーディオ信号を生成する。

（ビデオブランキング信号処理回路２２の回路構成）
続いて、図２を参照して、ビデオブランキング信号処理回路２２の回路構成を説明する。
図２は、ビデオブランキング信号処理回路２２の回路構成を示すブロック図である。図２に示すビデオブランキング信号処理回路２２は、スイッチング素子５１と、アンプ５２と、スイッチング素子５３と、直流電圧出力回路５４ａ，５４ｂと、スイッチング素子５５ａ，５５ｂと、モニタ５６と、を備えて構成される。

スイッチング素子５１は、制御回路１１から出力された制御信号によって、その導通状態が切り替わる。このスイッチング素子５１は、端子ＶＣＲ ＦＢ（Ｆａｓｔ Ｂｌａｎｋｉｎｇ）から入力されたＶＣＲ３１用のＦＢ信号、１．２５（Ｖ）の電圧レベルの直流電圧、および０（Ｖ）の電圧レベルの直流電圧の３つの信号の中からいずれか１つの信号を出力する。

アンプ５２は、スイッチング素子５１により選択された電圧レベルの直流電圧を、所定のゲインで増幅して出力する。
スイッチング素子５３は、制御回路１１から出力された制御信号によって、その導通状態が切り替わる。アンプ５２により増幅された信号は、ＴＶ３２用のＦＢ信号として、スイッチング素子５３の導通状態がオン状態であるときに端子ＴＶ ＦＢから出力される。

直流電圧出力回路５４ａ，５４ｂは、端子ＶＰを介して直流電源から１２（Ｖ）の電圧レベルの直流電圧が入力される。そして、直流電圧出力回路５４ａ，５４ｂは、制御回路１１から出力された制御信号に応じて、ビデオ信号の画面サイズを示す制御信号である１２（Ｖ）または６（Ｖ）または０（Ｖ）の電圧レベルの直流電圧を出力する。

スイッチング素子５５ａ，５５ｂは、制御回路１１から出力された制御信号によって、その導通状態が切り替わる。スイッチング素子５５ａ，５５ｂの一つの導通状態は、直流電圧出力回路５４ａ，５４ｂから出力された直流電圧の信号が、ＴＶ３２用のＳＢ（Ｓｌｏｗ Ｂｌａｎｋｉｎｇ）信号およびＶＣＲ３１用のＳＢ信号として端子ＴＶ ＳＢ，ＶＣＲ ＳＢから出力されるように、導通状態が切り替わる場合である。スイッチング素子５５ａ，５５ｂの他の導状態は、端子ＶＣＲ ＳＢから入力された入力信号を端子ＴＶ ＳＢから出力するように、導通状態が切り替わる場合である。
モニタ５６は、端子ＶＣＲ ＦＢから入力された信号と、端子ＶＣＲ ＳＢを介して入出力される信号とに基づいて、所定のパルスを発生させ、端子ＩＮＴから出力する。

（直流電圧出力回路５４ａ，５４ｂの回路構成）
続いて、図３を参照して、直流電圧出力回路５４ａ，５４ｂの回路構成を説明する。なお、直流電圧出力回路５４ｂの回路構成・動作は、直流電圧出力回路５４ａの回路構成と同じであるため、直流電圧出力回路５４ａを用いて説明する。

図３は、直流電圧出力回路５４ａの回路構成を示す回路図である。図３に示す直流電圧出力回路５４ａは、ＰＭＯＳトランジスタＰ１，Ｐ２と、ＮＭＯＳトランジスタＮ１，Ｎ２と、抵抗素子Ｒ１〜Ｒ６と、を備えて構成される。
抵抗素子Ｒ１，Ｒ２は、端子ＶＰとグランドとの間に、直列に接続される。この抵抗素子Ｒ１，Ｒ２は、２つで一組になっており、端子ＶＰからの直流電圧の電圧レベルを分圧するための分圧用抵抗として機能する。

直流電圧出力回路５４ａを構成するＰＭＯＳトランジスタＰ１，Ｐ２、およびＮＭＯＳトランジスタＮ２の３つのＭＯＳトランジスタは、制御回路１１から出力された制御信号の電圧レベルに応じて、その導通状態が切り替わる。
ＰＭＯＳトランジスタＰ１は、端子ＶＰと抵抗素子Ｒ１との間に接続される。ＮＭＯＳトランジスタＮ１は、抵抗素子Ｒ１と抵抗素子Ｒ２との間に接続される。ＮＭＯＳトランジスタＮ２は、抵抗素子Ｒ２とグランドとの間に接続される。

ＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２の２つのＭＯＳトランジスタは、その導通状態によって、分圧用抵抗素子として機能する抵抗素子Ｒ１，Ｒ２の接続関係を切り換える。このＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２は、端子ＶＰからの直流電圧の電圧レベルを分圧するための分圧用スイッチング素子として機能する。各ＭＯＳトランジスタの導通状態が切り替わることにより、端子ＶＰから入力された電圧の電圧レベルが、所定の電圧レベルになって出力される。

一方、このＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２は、分圧用スイッチング素子として機能するとともに、各ＭＯＳトランジスタの導通状態がオン状態となったときにはＭＯＳ抵抗として機能する。
直流電圧出力回路５４ａを構成するＮＭＯＳトランジスタＮ１は、抵抗素子Ｒ２とＮＭＯＳトランジスタＮ１との間の接続点Ｙの電圧レベルを抑えるソースフォロア回路として機能する。このＮＭＯＳトランジスタＮ１には制御回路１１から出力された所定の電圧レベルの制御信号が印可され、接続点Ｙの電圧レベルをその所定の電圧レベルから自身の閾値分だけ下がった電圧レベルに維持する。これにより、ＮＭＯＳトランジスタＮ２に抵抗素子Ｒ１とＮＭＯＳトランジスタＮ１との間の接続点Ｘの直流電圧の電圧レベルがそのまま印加されることはなく、ＮＭＯＳトランジスタＮ２の耐圧を高める必要がない。

そして、ＰＭＯＳトランジスタＰ１，Ｐ２、およびＮＭＯＳトランジスタＮ１，Ｎ２の４つのＭＯＳトランジスタの耐圧は、端子ＶＰから入力される比較的大きな電圧である１２（Ｖ）の直流電圧の電圧レベルよりも小さく、大きな耐圧を有するものではない。
抵抗素子Ｒ３は、ＰＭＯＳトランジスタＰ１と並列になるように接続される。また、抵抗素子Ｒ４は、ＮＭＯＳトランジスタＮ２と並列になるように接続される。これらの抵抗素子Ｒ３，Ｒ４は、このようにＭＯＳトランジスタに対して並列に接続されているため、制御回路１１により２つのＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２の導通状態がオフ状態に切り換えられたとき、ＭＯＳトランジスタに印加される電流をバイパスさせる。つまり、抵抗素子Ｒ３，Ｒ４は、バイパス用抵抗素子として機能する。

直流電圧出力回路５４ａは、複数の電圧レベルの直流電圧を切り替えて出力しなければならないため、その分だけ、抵抗素子Ｒ１，Ｒ２同士の接続状態も切り替えなければならない。そこで、ＰＭＯＳトランジスタＰ１と並列になるように抵抗素子Ｒ３を接続し、さらにＮＭＯＳトランジスタＮ２と並列になるように抵抗素子Ｒ４を接続しておく。これにより、抵抗素子Ｒ１，Ｒ２同士がどのような接続状態になっても、導通状態がオフ状態になったＭＯＳトランジスタに印加される電流を、抵抗素子Ｒ３，Ｒ４にバイパスさせることができる。

ＰＭＯＳトランジスタＰ２は、ＮＭＯＳトランジスタＮ１のドレイン端子と出力端子ＳＢＯＵＴとの間に接続される。つまり、ＰＭＯＳトランジスタＰ２の導通状態がオン状態であれば、抵抗素子Ｒ１〜Ｒ６によって分圧された電圧（抵抗素子Ｒ１とＮＭＯＳトランジスタＮ１との間の接続点Ｘの電圧）が、出力端子ＳＢＯＵＴから出力される。また、ＰＭＯＳトランジスタＰ２の導通状態がオフ状態であれば、分圧された電圧が、出力端子ＳＢＯＵＴから出力されない。つまり、ＰＭＯＳトランジスタＰ２は、直流電圧出力用スイッチング素子として機能する。

また、ＰＭＯＳトランジスタＰ２のドレイン端子とグランドと間には、抵抗素子Ｒ５が接続される。また、ＰＭＯＳトランジスタＰ２のソース端子とグランドと間に、抵抗素子Ｒ６が接続される。この抵抗素子Ｒ５，Ｒ６も、抵抗素子Ｒ３，Ｒ４と同じように、グランドにバイパスするための接地用抵抗素子として機能する。

なお、抵抗素子Ｒ１〜Ｒ６の抵抗値を、一例として次のようにする。まず、分圧用抵抗として機能する抵抗素子Ｒ１，Ｒ２の抵抗値を共に約４７０（Ω）とする。すると、直流電源側のバイパス用抵抗素子として機能する抵抗素子Ｒ３の抵抗値は約２００（ｋΩ）であり、グランド側のバイパス用抵抗素子として機能する抵抗素子Ｒ４の抵抗値は約４００（ｋΩ）として設定される。また、抵抗素子Ｒ５の抵抗値は約４００（ｋΩ）であり、抵抗素子Ｒ６の抵抗値は約１００（ｋΩ）として設定される。出力端子ＳＢＯＵＴに接続される負荷は、一例として、約１０（ｋΩ）以上である。
また、ＰＭＯＳトランジスタＰ１，Ｐ２、およびＮＭＯＳトランジスタＮ１，Ｎ２の４つのＭＯＳトランジスタの耐圧は、一例として、７．２（Ｖ）であるとする。

（直流電圧出力回路５４ａ，５４ｂの動作）
続いて、図４〜図６を参照して、直流電圧出力回路５４ａの動作を説明する。なお、説明上、各回路中の直流電圧の電圧レベルは、各素子による実際の電圧降下を無視して、１２（Ｖ）または６（Ｖ）または０（Ｖ）として説明する。
まず、図４は、直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を６（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。

直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を６（Ｖ）の電圧レベルで出力するときには、図４に示すように、ＰＭＯＳトランジスタＰ１，Ｐ２およびＮＭＯＳトランジスタＮ２の全てのＭＯＳトランジスタの導通状態がオン状態に切り替わる。ここで、ＰＭＯＳトランジスタＰ１，Ｐ２およびＮＭＯＳトランジスタＮ２の各ゲート端子の電圧レベルを、一例として、７（Ｖ）、３（Ｖ）、３（Ｖ）とする。ＮＭＯＳトランジスタＮ１のゲート端子の電圧レベルを、一例として、７（Ｖ）とする。

このとき、抵抗素子Ｒ１〜Ｒ６の抵抗値の関係はＲ１≪Ｒ３、Ｒ２≪Ｒ５，Ｒ６である。なお、記号「≪」は、その左辺は右辺よりも非常に小さいことを表す。そのため、図４中に矢印で示すように、直流電源から流れる電流が、ＰＭＯＳトランジスタＰ１、抵抗素子Ｒ１、ＮＭＯＳトランジスタＮ１、抵抗素子Ｒ２、ＮＭＯＳトランジスタＮ２を通って、グランドに流れる。

このとき、抵抗素子Ｒ１，Ｒ２の接続関係によって、１２（Ｖ）の電圧レベルの直流電圧が分圧されて、抵抗素子Ｒ１とＮＭＯＳトランジスタＮ１との間の接続点Ｘの直流電圧の電圧レベルは６（Ｖ）になる。また、ＰＭＯＳトランジスタＰ２の導通状態はオン状態である。このため、出力端子ＳＢＯＵＴから電圧レベルが６（Ｖ）の直流電圧が出力される。

また、図５は、直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を１２（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。
直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を１２（Ｖ）の電圧レベルで出力するときには、図５に示すように、ＰＭＯＳトランジスタＰ１，Ｐ２の導通状態がオン状態に切り替わる。また、ＮＭＯＳトランジスタＮ２の導通状態がオフ状態に切り替わる。ここで、ＰＭＯＳトランジスタＰ１，Ｐ２およびＮＭＯＳトランジスタＮ２の各ゲート端子の電圧レベルを、一例として、７（Ｖ）、７（Ｖ）、０（Ｖ）とする。ＮＭＯＳトランジスタＮ１のゲート端子の電圧レベルを、一例として、７（Ｖ）とする。

このとき、抵抗素子Ｒ１，Ｒ３の抵抗値の関係はＲ１≪Ｒ３であるため、図５中に矢印で示すように、直流電源から電流Ｉが、ＰＭＯＳトランジスタＰ１、抵抗素子Ｒ１、ＮＭＯＳトランジスタＮ１、抵抗素子Ｒ２，抵抗素子Ｒ４を通って、グランドに流れる。但し、ＮＭＯＳトランジスタＮ２の導通状態はオフ状態であるため、直流電源から流れる電流ＩがＮＭＯＳトランジスタＮ２によって完全に遮断されてしまうと、直流電源がそのままＮＭＯＳトランジスタＮ２に印加されてしまう。ところが、上記で説明したように、ＮＭＯＳトランジスタＮ２に対して並列に、バイパス用抵抗素子として機能する抵抗素子Ｒ４が接続されている。このため、ＮＭＯＳトランジスタＮ２に印加されるはずの電流Ｉを、図５に示すように抵抗素子Ｒ４にバイパスさせることができる。

抵抗素子Ｒ１〜Ｒ６の接続関係によって、抵抗素子Ｒ１とＮＭＯＳトランジスタＮ１との間の接続点Ｘの直流電圧の電圧レベルは１２（Ｖ）になる。また、ＰＭＯＳトランジスタＰ２の導通状態がオン状態である。このため、出力端子ＳＢＯＵＴから電圧レベルが１２（Ｖ）の直流電圧が出力される。
また、図６は、直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を０（Ｖ）の電圧レベルで出力するときの各ＭＯＳトランジタの導通状態、および電流Ｉの流れる経路を示す模式図である。

直流電圧出力回路５４ａが、出力端子ＳＢＯＵＴから直流電圧を０（Ｖ）の電圧レベルで出力するときには、図６に示すように、ＮＭＯＳトランジスタＮ２の導通状態がオフ状態に切り替わるのに加えて、ＰＭＯＳトランジスタＰ１，Ｐ２の導通状態もオフ状態に切り替わる。従って、導通状態がオン状態であるＭＯＳトランジスタは、ＮＭＯＳトランジスタＮ１のみである。ここで、ＰＭＯＳトランジスタＰ１，Ｐ２およびＮＭＯＳトランジスタＮ２の各ゲート端子の電圧レベルを、一例として、１２（Ｖ）、７（Ｖ）、０（Ｖ）とする。ＮＭＯＳトランジスタＮ１のゲート端子の電圧レベルを、一例として、７（Ｖ）とする。

このとき、図６中に矢印で示すように、直流電源から流れる電流Ｉが、抵抗素子Ｒ３を通り、そして、抵抗素子Ｒ５を通ってグランドに流れるとともに、抵抗素子Ｒ３を通り、ＮＭＯＳトランジスタＮ１、抵抗素子Ｒ２、抵抗素子Ｒ４を通って、グランドに流れる。
抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５によって、抵抗素子Ｒ１とＮＭＯＳトランジスタＮ１との間の接続点Ｘの直流電圧の電圧レベルは６（Ｖ）になり、ＰＭＯＳトランジスタＰ２に加わる電圧を下げている。但し、ＰＭＯＳトランジスタＰ２の導通状態がオフ状態である。そして、抵抗素子Ｒ６が、出力端子ＳＢＯＵＴとグランドとの間に接続されているので、出力端子ＳＢＯＵＴの電圧レベルは、０（Ｖ）になる。

なお、抵抗素子Ｒ１，Ｒ２のように分圧用抵抗として機能する素子の数や、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ２のように分圧用スイッチング素子として機能する素子の数については、上記で説明した数に限定されずに、任意の数であって良い。従って、抵抗素子Ｒ３，Ｒ４のようなバイパス用抵抗素子を接続する箇所についても、分圧用スイッチング素子として機能する各ＭＯＳトランジスタに印加される電流の大きさ等を考慮した任意の箇所であって良い。
また、スイッチング素子については、上記で説明したＭＯＳトランジスタに限定されずに、バイポーラトランジスタであっても良い。

（まとめ）
本実施形態に係る直流電圧出力回路５４ａ，５４ｂは、上記で説明したように、直流電圧出力回路を構成するＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２に対して並列に、バイパス用抵抗素子として機能する抵抗素子Ｒ３，Ｒ４が接続されている。このため、直流電圧出力回路５４ａ，５４ｂは、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ２の導通状態がオフ状態になったときに、それらのＭＯＳトランジスタに対して並列に接続された抵抗素子Ｒ３，Ｒ４に電流をバイパスさせることができるようになっている。これにより、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ２の導通状態がオフ状態であっても、直流電源がＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ２にそのまま印加されてしまうことがなくなる。従って、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２の耐圧は、抵抗素子Ｒ３，Ｒ４がないときよりも小さくて済む。

直流電圧出力回路５４ａ，５４ｂを構成するＭＯＳトランジスタに、大きな耐圧を有するＭＯＳトランジスタを用いる必要がなくなるため、直流電圧出力回路５４ａ，５４ｂの製造コストを抑えることができる。同時に、直流電圧出力回路５４ａ，５４ｂの回路サイズを小さくすることができる。
さらには、上記で説明した直流電圧出力回路５４ａ，５４ｂを用いて構成されたセットトップボックス１０の製造コストを抑えて、サイズを小型化することができる。

本発明の直流電圧出力回路は、特にＳＣＡＲＴの規格に準拠してオーディオ信号とビデオ信号とを入出力するＳＣＡＲＴコネクタをもつセットトップボックスの制御信号を出力するための回路として利用することができる。
また、本発明の直流電圧出力回路は、例えばマトリックス型表示装置の駆動用電圧や各種レギュレータの出力電圧など、複数の電圧レベルの直流電圧を出力するための回路として利用することができる。

１０……セットトップボックス
１１……制御回路
１２……ＶＣＲ ＳＣＡＲＴコネクタ
１３……ＴＶ ＳＣＡＲＴコネクタ
１４……ＳＣＡＲＴスイッチング回路
１５……ＭＰＥＧデコーダ
１６……デジタルエンコーダ
１７……Ｄ／Ａコンバータ
２１……ビデオ信号処理回路
２２……ビデオブランキング信号処理回路
２３……オーディオ信号処理回路
５１……スイッチング素子
５２……アンプ
５３……スイッチング素子
５４ａ，５４ｂ……直流電圧出力回路
５５ａ，５５ｂ……スイッチング素子
５６……モニタ
Ｐ１，Ｐ２……ＰＭＯＳトランジスタ
Ｎ１，Ｎ２……ＮＭＯＳトランジスタ
Ｒ１〜Ｒ６……抵抗素子

Claims (16)

1. 出力端子から直流電圧を出力する直流電圧出力回路であって、
   直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、
   前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、
   前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、
   前記分圧用スイッチング素子の導通状態を制御する制御回路と、
   前記グランドと前記一組の分圧用抵抗素子の中間接続点との間に接続された第１接地用抵抗素子と、
   前記グランドと前記出力端子との間に接続された第２接地用抵抗素子と、
   を備えることを特徴とする直流電圧出力回路。
2. 出力端子から直流電圧を出力する直流電圧出力回路であって、
   直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、
   前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、
   前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、
   前記分圧用スイッチング素子の導通状態を制御する制御回路と、
   を備え、
   前記分圧用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さいことを特徴とする直流電圧出力回路。
3. 前記グランドと前記一組の分圧用抵抗素子の中間接続点との間に接続された第１接地用抵抗素子と、
   前記グランドと前記出力端子との間に接続された第２接地用抵抗素子と、
   を備えることを特徴とする請求項２に記載の直流電圧出力回路。
4. 前記出力端子と前記一組の分圧用抵抗素子の中間接続点との間に接続された直流電圧出力用スイッチング素子をさらに備えることを特徴とする請求項１または請求項３に記載の直流電圧出力回路。
5. 前記制御回路が、前記直流電源側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオン状態に切り換え、かつ前記グランド側の分圧用スイッチング素子をオフ状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記直流電源の電圧レベルと同等となり、
   前記制御回路が、前記直流電源側の分圧用スイッチング素子、前記グランド側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオン状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記直流電源の電圧レベルよりも低い電圧レベルになり、
   前記制御回路が、前記直流電源側の分圧用スイッチング素子、前記グランド側の分圧用スイッチング素子および前記直流電圧出力用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記出力端子から出力される直流電圧の電圧レベルが前記グランドの電圧レベルと同等となることを特徴とする請求項４に記載の直流電圧出力回路。
6. 前記直流電圧出力用スイッチング素子はＭＯＳトランジスタで構成されることを特徴とする請求項４または請求項５に記載の直流電圧出力回路。
7. 前記直流電圧出力用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さいことを特徴とする請求項４または請求項５に記載の直流電圧出力回路。
8. 前記制御回路が前記分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記バイパス用抵抗素子にバイパスさせることを特徴とする請求項１から請求項７のいずれか１項に記載の直流電圧出力回路。
9. 前記分圧用スイッチング素子は、
   前記直流電源と、前記一組の分圧用抵抗素子のうちの直流電源側の分圧用抵抗素子との間に接続された直流電源側の分圧用スイッチング素子と、
   前記グランドと、前記一組の分圧用抵抗素子のうちのグランド側の分圧用抵抗素子との間に接続されたグランド側の分圧用スイッチング素子と、
   を備えることを特徴とする請求項１から請求項８のいずれか１項に記載の直流電圧出力回路。
10. 前記バイパス用抵抗素子は、
    前記直流電源側の分圧用スイッチング素子と並列に接続された直流電源側のバイパス用抵抗素子と、
    前記グランド側の分圧用スイッチング素子と並列に接続されたグランド側のバイパス用抵抗素子と、
    を備えることを特徴とする請求項９に記載の直流電圧出力回路。
11. 前記制御回路が前記直流電源側の分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記直流電源側のバイパス用抵抗素子にバイパスさせて、
    前記制御回路が前記グランド側の分圧用スイッチング素子の導通状態をオフ状態に切り換えたとき、前記直流電源からの電流を前記グランド側のバイパス用抵抗素子にバイパスさせることを特徴とする請求項１０に記載の直流電圧出力回路。
12. 前記直流電源側の分圧用抵抗素子の抵抗値は前記直流電源側のバイパス用抵抗素子の抵抗値よりも小さく、
    前記グランド側の分圧用抵抗素子の抵抗値は前記グランド側のバイパス用抵抗素子の抵抗値よりも小さいことを特徴とする請求項１１に記載の直流電圧出力回路。
13. 出力端子から直流電圧を出力する直流電圧出力回路であって、
    直流電源とグランドとの間に直列に接続された一組の分圧用抵抗素子と、
    前記直流電源と前記グランドとの間に前記一組の分圧用抵抗素子と直列に接続され、前記一組の分圧用抵抗素子の電気的接続状態を切り替える分圧用スイッチング素子と、
    前記分圧用スイッチング素子と並列に接続されたバイパス用抵抗素子と、
    前記分圧用スイッチング素子の導通状態を制御する制御回路と、
    を有し、
    前記分圧用スイッチング素子は、
    前記直流電源と、前記一組の分圧用抵抗素子のうちの直流電源側の分圧用抵抗素子との間に接続された直流電源側の分圧用スイッチング素子と、
    前記グランドと、前記一組の分圧用抵抗素子のうちのグランド側の分圧用抵抗素子との間に接続されたグランド側の分圧用スイッチング素子と、
    を備え、
    前記直流電源側の分圧用抵抗素子と前記グランド側の分圧用抵抗素子との間に接続されたソースフォロア回路をさらに備えることを特徴とする直流電圧出力回路。
14. 前記分圧用スイッチング素子はＭＯＳトランジスタで構成されることを特徴とする請求項１から請求項１３のいずれか１項に記載の直流電圧出力回路。
15. 前記分圧用スイッチング素子の耐圧は、前記直流電源の電圧よりも小さいことを特徴とする請求項１または請求項１３に記載の直流電圧出力回路。
16. 請求項１から請求項１５のいずれか１項に記載の直流電圧出力回路を有し、
    前記直流電圧出力回路から出力された直流電圧をブランキング信号として出力するビデオブランキング信号処理回路と、
    ビデオ入力信号を処理するビデオ信号処理回路と、
    オーディオ入力信号を処理するオーディオ信号処理回路と、
    を備えることを特徴とするセットトップボックス。

Images