JPS61116850A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61116850A
JPS61116850A JP24018384A JP24018384A JPS61116850A JP S61116850 A JPS61116850 A JP S61116850A JP 24018384 A JP24018384 A JP 24018384A JP 24018384 A JP24018384 A JP 24018384A JP S61116850 A JPS61116850 A JP S61116850A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrodes
semiconductor device
connection pieces
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24018384A
Other languages
English (en)
Inventor
Shigeo Iki
伊木　茂男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24018384A priority Critical patent/JPS61116850A/ja
Publication of JPS61116850A publication Critical patent/JPS61116850A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体チップ表面上に形成された各電匝面
にそれぞれ接続片を固着して出した、半導体装置に関す
る。
〔従来の技術〕
従来の装置もこの発明の一実施例の装置も、半導体装置
として、フリップチップ形の電界効果トランジスタ（Ｆ
ＩＴ）の場合について説明する。
従来のこの種の半導体装置は、第５図及び第６図に平面
図及び正面図で示すようになっていた。
半導体チップ（１）の表面には、ゲート電％（２）、ソ
ース電極（３）及びドレイン電極（４）が形成され、そ
れぞれめっきなどの方法によりバンプ（５）が形成され
である。これら各電極にバンプ（５）を介し、リボン状
導電金属からなる接続片（６）　、　（７）　、　（８
）　（いづれも鎖線で示す）が熱圧着などで固着接続さ
れて出されている。
接続片（６）は半導体チップ（１）表面の中央部にあり
、両端が外方へ出ている。また、接続片（７）　、　（
８）は半導体チップ（１）表面の両側位置にあり、両端
及び一方側が外方へ出ている。
第５図、第６図のように接続片（６）〜（８）が固着さ
れた半導体チップ（１）は、第７図に示すように、ヘッ
ダ（９）に装着される。接続片（６）はヘッダ（９）の
ヒートシンクα１に、はんだ０９により接合されている
。
接続片（７）はヘッダ（９）のセラミック基板αυ上の
外部［１のメタライズ部（至）に、接続片（８）はヘッ
ダ（９）のセラミック基板（６）上の外部電極のメタラ
イズｇＱ→に、それぞれ熱圧着により接合される。
〔発明が解決しようとする問題点〕
第５図に示すように、半導体チップ（］）の表面部は接
続片（６）〜（８）により覆われ、表面に形成されてい
る電極の電極パターンが容易には見えない。そのため、
目視による各電極の識別が困難となシ、ヘツダ室９）に
装着する際、誤装着することがあるという問題点があっ
た。
また、第７図に示すように、半導体チップ（１）はフリ
ップチップ形であり裏面を上にして装着するので、電極
配置の識別が一層困難となり、作業性を阻害し、歩留り
を低下し、さらに、自動化が困難となる問題点があった
。
この全明け、このような問題点を解決するためン　　　
になされたもので、半導体チップに固着された各接続片
の、電極の識別が容易にできるようにし、誤装着をなく
し、歩留りを向上し、装着の自動化を容易にする半導体
装置を得ることを目的とじている。
〔問題点を解決するための手段〕
この発明にかかる半導体装置は、半導体チップに固着し
た各接続片のうち、半導体チップ表面の中央部に対し両
側位置の接続片を、互いに異なる形状にし電極の識別を
容易にしたものである。
〔作用〕
各接続片の位置と形状により電極の識別が極めて容易と
なり、半導体チップの誤装着がなくされる。
〔実施例〕
第１図及び第２図はこの発明の一実施例による半導体装
置の平面図及び正面図であり、（１）〜（６）。
（８）は上記従来装置と同一のものである。半導体チッ
プ（１）表面の中央部に対し両側の対称位置の接続片（
８）と翰のうち、接続片（１）の方を切欠き部（２０ａ
）を設け、相互の電極が識別できるようにしている。
これによシ、接続片（８）と接続片輪との形状の相違か
ら、半導体チップ（１）表面の電極パターンを調べなく
ても、ＩＥ！配置識別が一見してわかる。このため、ヘ
ッド（９）への装着の誤りがなくなる。
なお、接続片輪は一品を切欠ぎａ（２０ａ）により欠か
れであるが、十分に長い形状であり、外部電極との電気
接続は支障なく確実にできる。
第３図及び第４図はこの発明の他の実施例を示す平面図
及び正面図である。接続片（ハ）は対称位置の接続片（
８）に対し幅を大きくすることにより、電極の識別とな
るようにしている。
なお、上記実施例では、半導体装置として電界効果形ト
ランジスタの場合を説明したが、他の種の半導体装置で
も適用できるものである。
〔発明の効果〕
以上のように、この発明によれば、半導体チップに固着
した各接続片のうち、半導体チップ表面の中央ｆｆ１Ｋ
対し両側位置の接続片を、互いに異なる形状にしたので
、電極の識別が容易にでき、養半導体チップの誤装着を
なくすることができ、歩留りを向上し、装着の自動化が
容易になる。
【図面の簡単な説明】
第１図及び第２図はこの発明の一実施例による半導体装
置の平面図及び正面図、第３図及び第４図はこの発明の
他の実施例を示す半導体装置の平面図及び正面図、第５
図及び第６図は従来の半導体装置の平面図及び正面図、
第７図Ｖｉ第６図の半導体装置をヘッダに装着した状態
を示す正面図である。 １・・・半導体チップ、２〜４・・・電極、５・・・バ
ンプ、６．８・・・接続片、２０　、２１・・・接続片
、２０ａ・・・切欠き邪 なお、図中同一符号は同−又は相当品分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップの表面上に形成された複数の電極の
    表面に、バンプによりそれぞれ接続片が固着されて出さ
    れた装置において、上記半導体チップ表面の中央部に対
    し両側位置の上記接続片を、互いに異なる形状にし電極
    の識別をしたことを特徴とする半導体装置。
  2. （２）半導体チップは電界効果トランジスタチップから
    なる特許請求の範囲第１項記載の半導体装置。
JP24018384A 1984-11-12 1984-11-12 半導体装置 Pending JPS61116850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24018384A JPS61116850A (ja) 1984-11-12 1984-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24018384A JPS61116850A (ja) 1984-11-12 1984-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS61116850A true JPS61116850A (ja) 1986-06-04

Family

ID=17055699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24018384A Pending JPS61116850A (ja) 1984-11-12 1984-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS61116850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278116A (ja) * 2008-05-16 2009-11-26 Tektronix Inc ボール・バンプ結合リボン・ワイヤ配線及び電気部品を基板に接続する方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623897U (ja) * 1979-07-30 1981-03-04
JPS5931249B2 (ja) * 1979-07-31 1984-08-01 三菱電機株式会社 アナログ・デイジタル変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623897U (ja) * 1979-07-30 1981-03-04
JPS5931249B2 (ja) * 1979-07-31 1984-08-01 三菱電機株式会社 アナログ・デイジタル変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278116A (ja) * 2008-05-16 2009-11-26 Tektronix Inc ボール・バンプ結合リボン・ワイヤ配線及び電気部品を基板に接続する方法

Similar Documents

Publication Publication Date Title
CN101720504B (zh) 具有凹洞板互联的半导体封装
US5478973A (en) Semiconductor chip contact bump structure
JPH08139128A (ja) 半導体装置
KR100238913B1 (ko) 반도체장치 및 리드 프레임
JPS61116850A (ja) 半導体装置
JP2823242B2 (ja) フィルムキャリア
JP3627719B2 (ja) 熱電モジュール
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
JP2731584B2 (ja) リードフレーム及びこれを用いた電子部品パッケージの製造方法
JPH0451056B2 (ja)
JPS63278264A (ja) Ｍｏｓｆｅｔモジユ−ル
KR100253386B1 (ko) 칩 사이즈 패키지
JPH0214558A (ja) 半導体集積回路装置
JPH0719797B2 (ja) 半導体装置の実装具
KR100379090B1 (ko) 반도체패키지용 리드프레임
JPH01111344A (ja) 半導体回路装置
CN116137263A (zh) 半导体器件
KR100206861B1 (ko) 고밀도 반도체 패키지구조
JPS5828359Y2 (ja) 半導体集積回路装置
JPS60194340U (ja) マイクロ波パツケ−ジ
JPS59159555A (ja) 半導体装置
JPH0645395A (ja) フィルムキャリア型半導体装置
JPS6294968A (ja) 半導体素子用リ−ドフレ−ム
JPS62274736A (ja) フイルムキヤリア型半導体装置
JPH03283557A (ja) リードフレームおよびこれを用いた半導体装置