KR100238913B1 - 반도체장치 및 리드 프레임 - Google Patents

반도체장치 및 리드 프레임 Download PDF

Info

Publication number
KR100238913B1
KR100238913B1 KR1019970018046A KR19970018046A KR100238913B1 KR 100238913 B1 KR100238913 B1 KR 100238913B1 KR 1019970018046 A KR1019970018046 A KR 1019970018046A KR 19970018046 A KR19970018046 A KR 19970018046A KR 100238913 B1 KR100238913 B1 KR 100238913B1
Authority
KR
South Korea
Prior art keywords
heat sink
lead
frame member
outer frame
dummy
Prior art date
Application number
KR1019970018046A
Other languages
English (en)
Other versions
KR19980041732A (ko
Inventor
요시아끼 사노
Original Assignee
아끼구사 나오유끼
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19980041732A publication Critical patent/KR19980041732A/ko
Application granted granted Critical
Publication of KR100238913B1 publication Critical patent/KR100238913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체장치 및 리드 프레임에 관한 것으로, 방열판을 정확한 위치에 패키지 외부 프레임부재에 부착할 수 있고, 또 후에 도금을 행할 수 있도록 하는 것을 목적으로 한다. 해결수단은 제1 및 제2의 메탈라이즈 패턴을 갖는 절연체의 패키지외부 프레임부재(12)와, 이 패키지 외부 프레임부재(12)의 제1 메탈라이즈 패턴에 접속되는 외부리드(14)와, 상기 외부리드와 실질적으로 동일평면내에 배치되고, 또 패키지 외부 프레임부재의 제2 메탈라이즈 패턴에 접속되는 방열판(16)과 방열판과 다른 재료로 제작되고, 이 패키지외부 프레임부재(12)의 제2 메탈라이즈 패턴에 접속되어 방열판(16)의 위치를 규제하는 적어도 하나의 위치맞춤용 더미리드(30)와, 패키지외부 프레임 내에 있어서 방열판(16)에 탑재되는 반도체칩을 구비한 구성으로 한다.

Description

반도체장치 및 리드 프레임
본 발명은 반도체장치 및 리드 프레임에 관한 것으로, 특히, 방열판 부착 반도체장치에 관한 것이다.
통상 반도체장치는 세라믹패키지 외부 프레임부재와, 패키지 외부 프레임부재에 부착되는 방열판과, 방열판에 탑재되는 반도체칩과, 패키지 외부 프레임부재에 부착되는 외부리드를 포함한다. 이들의 각 부재는 납땜에 의해서 서로 고정된다.
세라믹패키지 외부 프레임부재는 절연성이기 때문에, 패키지 외부 프레임부재에는 외부리드용의 메탈라이즈 패턴과, 방열판용의 메탈라이즈 패턴이 인쇄되어 있다. 외부리드는 납땜재를 거쳐서 외부리드용의 메탈라이즈 패턴 위에 재치되고, 방열판은 납땜재를 거쳐서 방열판용의 메탈라이즈 패턴 위에 재치되고, 이 들을 가열함으로서, 납땜 되어, 외부리드 및 방열판이 패키지 외부 프레임부재에 고정된다. 외부리드 및 방열판이 패키지 외부 프레임부재에 고정된 후 이들 부재에 니켈 및 금을 도금하여, 반도체 칩이 방열판에 다이본딩(Die-bonding) 된다.
상기 외부리드는 리드 프레임으로서 제작된다. 외부리드는 납땜의 고온에 견디면서 강도를 확보하기 위해서 철-니켈계의 합금으로 제작되는 경우가 많다. 한편, 방열판은 철-니켈계의 합금으로 제작되는 경우와, 동 또는 동계의 합금으로 제작되는 경우가 많다.
방열판을 철-니켈계의 합금으로 제작한 경우에는, 방열판과 외부리드를 일체적으로 리드 프레임으로 제작할 수 있기 때문에, 방열판 및 외부리드를 패키지 외부 프레임부재에 부착할 때에 비교적 용이하게 부착시킬 수 있다. 단, 철-니켈계의 합금은 열전도성이 나빠 고출력의 반도체장치의 방열판으로서는 적합하지 않다.
방열판을 동 또는 동계의 합금으로 제작한 경우에는, 열전도성이 양호한 방열판이 된다. 그러나, 동계의 합금인 경우, 약 800℃의 고온에서 납땜하기 때문에, 연화되어 리드 강도가 약해지므로 리드재로서는 적합하지 않다. 따라서, 방열판은 외부리드와는 별도의 부재로 하는 경우가 많다. 방열판을 독립하여 패키지 외부 프레임부재에 부착시키지 않으면 않된다. 방열판은 다른 부재에 고정되어 있지 않기 때문에, 납땜시에 자유롭게 움직이게 되어 위치 엇갈림 문제가 발생한다.
또한, 외부리드 및 방열판을 패키지 외부 프레임부재에 고정한 후에, 이들 부재를 도금한다. 통상은, 외부리드(리드 프레임)를 전극으로서 전기분해도금을 행한다. 그러나, 동제 방열판은 외부리드와는 전기적으로 접속되어 있지 않아 그대로는 방열판이 도금되지 않기 때문에, 클립등으로 도금전에 접속하여 도금후에 분리시키는 방법이 이용되고 있다.
납땜시에 방열판을 패키지 외부 프레임부재에 고정하기위한 대책으로서, 카본치구(tool)에 의해서 위치맞춤을 행하는 방법이나 방열판을 특정의 계단형상(stepped shape)으로 하는 방법이 있다. 그러나 카본치구에 의해서 위치맞춤을 행하는 방법에서는 방열판이 패키지 외부 프레임부재에 직접적으로 지지되지 않기 때문에, 위치맞춤 정밀도가 나쁘게 된다. 방열판을 특정한 계단 형상으로 하는 방법에서는 방열판의 가공에 의해 비용이 상승된다. 또, 방열판을 지지하기 위해서, 패키지 외부 프레임부재를 특별한 형상으로 하는 경우에도, 비용이 상승하게 된다.
본 발명의 목적은 상기한 문제점을 해결하고, 납땜시에 방열판을 정확한 위치에 패키지 외부 프레임부재에 지지시킬 수 있고, 또 그 후에 간단히 도금을 행할 수 있도록 한 반도체장치 및 리드 프레임을 제공하는데 있다.
도1은 본 발명의 실시예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도2는 도1의 리드 프레임를 제거한 패키지 외부 프레임부재를 나타낸 도면.
도3은 본 발명의 반도체장치를 나타낸 단면도.
도4는 도3의 상부 외부프레임부재 및 메탈라이즈 패턴를 나타낸 도면.
도5는 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도6은 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도7은 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도8은 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도9는 도8의 반도체장치의 완성상태의 평면도.
도10은 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도11은 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도12는 본 발명의 다른예의 리드 프레임 및 방열판 및 패키지 외부 프레임부재를 나타낸 도면.
도13은 본 발명의 반도체장치를 나타낸 사시도.
도14는 도13의 반도체장치를 반대방향에서 본 사시도.
본 발명에 의한 반도체장치는 제1 및 제2 메탈라이즈 패턴를 갖는 절연체의 패키지 외부 프레임부재와, 패키지 외부 프레임부재의 제1 메탈라이즈 패턴에 접속되는 외부리드와, 외부리드와 실질적으로 동일평면내에 배치되고 또 상패키지 외부 프레임부재의 제2 메탈라이즈 패턴에 접속되는 방열판과, 방열판과는 다른 재료로 제작되고, 패키지 외부 프레임부재의 제2 메탈라이즈 패턴에 접속되어 방열판의 위치를 규제하는 적어도 하나의 위치맞춤용 더미리드와, 패키지 외부 프레임 내에서 상기 방열판에 탑재되는 반도체칩을 구비한 것을 특징으로 하는 것이다.
또, 본 발명에 의한 리드 프레임은 패키지 외부 프레임부재와, 방열판과, 반도체장치를 갖는 반도체장치에 부착하는 리드 프레임으로서, 제1 쌍의 프레임부분과 제2 쌍의 프레임부분을 갖는 환상의 사각형상으로 형성된 프레임과, 제1 쌍의 프레임부분으로부터 안쪽으로 뻗어있는 외부리드와, 제2 쌍의 프레임부분의 적어도 한쪽에서 안쪽으로 뻗어있는 적어도 하나의 위치맞춤용 더미리드를 갖고, 적어도 하나의 위치맞춤용 더미리드는 방열판이 패키지 외부 프레임부재에 부착할 때 방열판의 위치를 규제하도록 형성되고, 또 방열판이 패키지 외부 프레임부재에 부착된 후 상기 제2 쌍의 프레임부분의 적어도 한쪽으로부터 분리되도록 한 것을 특징으로 한다.
상기 구성에 있어서는, 리드 프레임에 방열판이 패키지 외부 프레임부재에 부착될 때에 방열판의 위치를 규제하는 위치맞춤용 더미리드가 설비되어 있다. 상기 위치맞춤용 더미리드는 방열판이 패키지 외부 프레임부재에 부착될 때에 방열판의 위치를 규제하여 방열판이 소정 위치에 고정되는 것을 보증한다. 위치맞춤용 더미리드는 리드 프레임의 리드(외부리드)와 접속되어 있기 때문에, 외부리드(리드 프레임)를 전극으로서 전기분해도금을 행하면 방열판이 도금된다.
위치맞춤용 더미리드는 그 후에 리드 프레임로부터 절단, 분리하고, 위치맞춤용 더미리드의 일부는 최종적으로 반도체장치의 내부에 남아 있다. 단, 이 상태에서는 위치맞춤용 더미리드는 리드(외부리드)와는 전기적으로는 분리되어 있다.
바람직하게는, 적어도 하나의 위치맞춤용 더미리드는 외부리드와 같은 재료로 형성하고, 외부리드와 실질적으로 동일평면내에 외부리드와 분리시켜 배치한다.
바람직하게는, 외부리드는 철-니켈계의 합금으로 되고, 방열판은 동, 동합금, 텅스텐 및 몰리브덴 군 중에서 선택한 금속으로 되고, 외부리드리드와 적어도 하나의 위치맞춤용 더미리드와 방열판은 공통으로 도금이 행해져 진다.
바람직하게는 적어도 하나의 위치맞춤용 더미리드는 방열판의 단부 사이에 미소한 간격을 두고서 배치된다.
바람직하게는, 상기 적어도 하나의 위치맞춤용 더미리드는 방열판의 양측으로 대향하여 배치되는 2개의 위치맞춤용 더미리드로 된다. 이 경우, 2개의 위치맞춤용 더미리드의 크기가 서로 다른 구성으로 할 수 있다.
바람직하게는 상기 적어도 하나의 위치맞춤용 더미리드는 방열판의 양측에 대향하여 배치되는 2개의 위치맞춤용 더미리드로 되고, 2개의 위치맞춤용 더미리드의 각각은 패키지 외부 프레임부재의 단부에 위치하는 제1 부분과, 방열판에 대면하는 제2 부분을 갖고, 제2 부분은 제1 부분 보다도 크다. 이 경우, 위치맞춤용 더미리드의 제2 부분은 대면하는 방열판의 변보다도 길고, 방열판의 각에 따라서 휘어진 구성으로 할수있다.
바람직하게는, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측에 제1 선을 따라서 대향하여 배치되는 제1 쌍의 2개의 위치맞춤용 더미리드와, 방열판의 양측에 제1 선과 직교하는 제2 선을 따라서 대향하여 배치되는 제2 쌍의 2개의 위치맞춤용 더미리드로 된다.
바람직하게는, 방열판을 둘러싸는 환상부분과, 환상부분으로부터 패키지 외부 프레임부재의 단부로 향해서 뻗어있는 2개의 직선상부분으로 된다. 이 경우, 2개의 직선상부분의 한쪽은 다른쪽의 것과 형상이 다른 구성으로 할 수 있다.
도3은 본 발명의 일례의 반도체장치(10)를 나타낸 도면이다. 반도체장치(10)는 세라믹 패키지 외부 프레임부재(12)와, 외부리드(14)와, 방열판(16)과, 반도체칩(18)으로 된다. 패키지 외부 프레임부재(12)는 하부 외부프레임부재(12a)와 상부 외부프레임부재(12b)로 되고, 상부 외부프레임부재(12b) 위에는 캡(20)이 부착된다. 하부 외부프레임부재(12a)는 구멍(12c)을 갖고, 반도체칩(18)은 이 구멍(12c)내에 있는 방열판(16)에 탑재된다.
도4에 나타낸 바와같이 하부 외부프레임부재(12a)는 인쇄에 의해 형성된 몰리브덴 또는 텅스텐의 제l 메탈라이즈 패턴(22)을 갖는다. 제1 메탈라이즈 패턴(22)은 하부 외부프레임부재(12a) 상면의 내주부분으로부터 측면을 지나서 저면의 외주 부분으로 뻗어있다. 또, 하부 외부프레임부재(12a)는 인쇄에 의해 형성된 몰리브덴 또는 텅스텐의 제2 메탈라이즈 패턴(24)을 갖는다. 제2 메타라이즈패턴(24)은 하부 외부프레임부재(12a)의 저면 내주부분에 위치하고 있다. 또 제3 메탈라이즈패턴(도시하지 않음)이 제2 메탈라이즈패턴(24)으로부터 하부 외부프레임부재(12a) 및 상부 외부프레임부재(12b)의 측면을 거쳐 상부 외부프레임부재(12b)의 상면으로 뻗도록 형성되어 있다.
도3에 나타낸 바와같이, 본딩 와이어(26)가 반도체칩(18)과 제l 메탈라이즈 패턴(22)의 상단부분을 접속한다. 외부리드(14)는 제1 메탈라이즈 패턴(22)의 하단부분 위에 위치한다. 방열판(16)은 제2 메탈라이즈 패턴(24)위에 위치한다.
도1은 리드 프레임(28) 및 방열판(16)을 패키지 외부 프레임부재(12)에 부착할 곳을 나타내고 있다. 도1 에서는, 도3의 패키지 외부 프레임부재(12)가 거꾸로 되고 예를들어 카본치구에 지지되어, 리드 프레임(28) 및 방열판(16)이 패키지 외부 프레임부재(12)위에 재치된다.
리드 프레임(28)은 제1 쌍의 프레임부분(28a, 28b)과 제2 쌍의 프레임부분(28c, 28d)을 갖는 환상의 사각형상으로 형성된 프레임을 포함한다. 리드 프레임(28)은 제1 쌍의 프레임부분(28a, 28b)에서 안쪽으로 뻗어있는 외부리드(14)와, 제2 쌍의 프레임부분(28c, 28d)에서 안쪽으로 뻗어있는 위치맞춤용 더미리드(30)를 갖는다. 외부리드(14)와, 위치맞춤용 더미리드(30)와, 방열판(16)은 동일평면내에 있다.
도1에 있어서, 패키지 외부 프레임부재(12)의 제1 메탈라이즈 패턴(22)은 패키지 외부 프레임부재(12)의 저면의 주변부에 위치하고, 그 위에 외부리드(14)의 선단부가 재치되어 있다. 제2 메탈라이즈 패턴(24)는 패키지 외부 프레임부재(12)의 저면 중앙부에 위치하고, 그 위에 방열판(16)이 재치되어 있다. 위치맞춤용 더미리드(30)는 제2 메탈라이즈 패턴(24)에 재치되어 있다. 따라서, 제1 메탈라이즈 패턴(22)과 제2 메탈라이즈 패턴(24)은 분리되어 있지만, 외부리드(14)와 방열판(16)은 위치맞춤용 더미리드(30) 및 프레임부분(28a, 28b, 28c, 28d)을 거쳐서 전기적으로 접속되어 있다.
위치맞춤용 더미리드(30)의 선단은 방열판(16)의 위치를 규제하기 위해서 방열판(16)의 단부 사이에 미소한 간격을 두고 배치되어 있다. 실시예에 있어서는, 위치맞춤용 더미리드(30)와 방열판(16)사이의 갭은 0.2mm이다. 즉, 방열판(16)의 치수가 3.5mm이고, 위치맞춤용 더미리드(30)의 선단 사이의 간격이 3.7mm이다.
외부리드(14)는 42 합금(철-니켈의 합금) 판으로 제작되고, 판두께 0.15mm이다. 메탈라이즈패턴(22, 24)은 몰리브덴 메탈라이즈 위에 니켈도금한 것으로 했다. 방열판(16)은 동 판으로 제작되고, 판두께 0.15mm이다.
외부리드(14)와 제1 메탈라이즈 패턴(22)의 사이에는 은 땜납(은과 동의 합금)을 삽입하고, 방열판(16)과 제2 메탈라이즈 패턴(24) 사이에도 은 땜납을 삽입했다. 그리고, 리드 프레임(28) 및 방열판(16)을 재치한 패키지 외부 프레임부재(12)를 800℃의 가열로에 넣었다. 따라서, 은땜납은 용융되어, 리드프레임(28) 및 방열판(16)은 패키지 프레임(12)에 납땜 되었다. 은땜납의 융점은 높기 때문에, 외부리드(14)는 철-니켈계의 합금으로서 강도를 확보하는 것이 바람직하다. 한편 방열판은 열전도성이 우수한 동, 동합금, 텅스텐, 및 몰리브덴 군 중에서 선택한 금속으로 하는 것이 바람직하다. 그 결과, 방열판(16)은 다른 부재에 지지되어 있지 않기 때문에, 납땜시에 자유롭게 움직이게 되어 위치 엇갈림의 문제가 발생한다.
본 발명에서는, 리드 프레임(28)에 일체적으로 설비된 위치맞춤용 더미리드(30)가 있으므로, 납땜시에 방열판(16)의 움직임이 규제되어, 방열판(16)은 소정의 위치에 패키지 외부 프레임부재(12)에 납땜할 수 있다. 또 위치맞춤용 더미리드(30)가 없어 방열판(16)이 자유롭게 움직일 수 있으면, 방열판(16)은 0.5mm 정도움직임이 관찰되었다. 방열판(16)은 직선방향으로 움직일 뿐만 아니라 회전한다. 본원에 의하면, 예를들어, 상기 캡을 0.2mm로 함으로서, 방열판(16)을 실용적으로 문제가 없이 위치 정밀도로 패키지 외부 프레임부재(12)에 부착시킬 수 있었다.
리드 프레임(28)및 방열판(16)이 패키지 외부 프레임부재(12)에 부착시켜 이 조립체에 도금을 행한다. 도금은 금속의 부분에만 된다. 이때, 리드 프레임(28)를 전극으로서, 니켈도금 및 금도금을 행한다. 방열판(16)은 제2 메탈라이즈 패턴(24), 위치맞춤용 더미리드(30), 프레임부분(28a, 28b, 28c, 28d)를 거쳐서 외부리드(14)와 전기적으로 접속되어 있기 때문에, 방열판(16)에도 도금이 행해진다. 또, 상기한 바와같이, 제3의 메탈라이즈 패턴이 제2 메탈라이즈 패턴(24)으로부터 하부 외부프레임부재(12a) 및 상부 외부프레임부재(12b)의 측면을 거쳐 상부 외부 프레임부재(12b)의 상면으로 뻗도록 형성되어 있기 때문에, 상부 외부프레임부재(12b)의 상면에도 도금이 행해진다.
그 후, 반도체칩(18)을 방열판(16)에 다이본딩 할 수 있어, 캡(20)을 패키지 외부 프레임부재(12)에 고정할 수 있다. 위치맞춤용 더미리드(30)는 도금후의 적당한 시기에 리드 프레임(28)의 제2 쌍의 프레임부분(28c, 28d)에서 절단, 분리한다. 외부리드(14)를 제1 쌍의 프레임부분(28a, 28b)에서 절단, 분리하는 것은 말할 필요도 없다.
도2는 외부리드(14) 및 위치맞춤용 더미리드(30)가 절단된 후의 반도체장치(10)의 저면을 나타낸 도면이다. 위치맞춤용 더미리드(30)의 일부는 반도체장치(10)내에 남는다.
도5는 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는, 2개의 위치맞춤용 더미리드(30)가 방열판(16)의 양측에 대향하여 배치되고, 각 위치맞춤용 더미리드(30)는 패키지 외부 프레임부재(12)의 단부에 위치하는 제1 부분(30a)과, 방열판(16)에 대면하는 제2 부분(30b)을 갖고, 제2 부분(30b)은 제1 부분(30a)보다도 크다. 이렇게 함으로서, 위치맞춤용 더미리드(30)는 보다 확실히 방열판(16)의 위치를 규제할 수 있다. 그 밖의 구성은 앞의 실시예와 같다.
도6은 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는, 도5의 예와 같이, 2개의 위치맞춤용 더미리드(30)가 방열판(16)의 양측에 대향하여 배치되고, 각 위치맞춤용 더미리드(30)는 패키지 외부 프레임부재(12)의 단부에 위치하는 제1 부분(30a)과 방열판(16)에 대면하는 제2 부분(30b)을 갖고, 제2 부분(30b)은 제1 부분(30a)보다도 크다.
도6에 있어서는, 또 위치맞춤용 더미리드(30)의 제2 부분(30b)은 대면하는 방열판(16)의 변보다도 길고 방열판(16)의 각을 따라서 휘어져 있다. 이렇게 함으로서, 위치맞춤용 더미리드(30)는 보다 확실히 방열판(16)의 위치를 규제할 수 있다. 그 밖의 구성은 앞의 실시예와 같다. 도6에 있어서는 패키지 외부 프레임부재(12)의 메탈라이즈 패턴은 생략되어 있다.
도7은 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는 위치맞춤용 더미리드(30)는, 방열판(16)을 둘러싸는 환상부분(30c)과, 환상부분(30c)에서 패키지 외부 프레임부재(12)의 단부를 향해서 뻗어있는 2개의 직선상부분(30d)으로 된다. 이렇게 함으로서, 위치맞춤용 더미리드(30)는 보다 확실히 방열판(16)의 위치를 규제할 수 있다. 그 밖의 구성은 앞의 실시예와 같다. 도7에 있어서는, 패키지 외부 프레임부재(12)의 메탈라이즈 패턴은 생략되어 있다.
도8 및 도9는 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는, 도7의 예와 같이, 위치맞춤용 더미리드(30)는 방열판(16)을 둘러싸는 환상부분(30c)과, 환상부분(30c)에서 패키지 외부 프레임부재(12)의 단부를 향해서 뻗어있는 2개의 직선상부분(30d)으로 된다. 이 예에서는, 또, 2개의 직선상부분(30d)의 한쪽은 다른 쪽의 것과 형상이 다르다. 즉, 한쪽의 직선상부분(30d)에는 슬릿(30e)이 설비되어 있다.
도9는 반도체장치(10)의 완성상태의 평면도이고, 캡(20)을 나타나 있다. 패키지 외부 프레임부재(12)의 측부에는 凹부(12r)가 설비되고, 그것에 의해서, 위치맞춤용 더미리드(30)의 직선상부분(30d)이 패키지 외부 프레임부재(12)의 측면과 동일면에서 절단할 수 있도록 되어 있다. 그리고, 위치맞춤용 더미리드(30)의 직선상부분(30d)의 슬릿(30e)이 있다. 이 슬릿(30e)은 외부리드(14)의 배열에 대해서 인덱스로서 작용하여, 슬릿(30e)이 있는 직선상부분(30d)을 참고로 하여어느 외부리드(14)가 1번 핀인지 알 수 있도록 되어 있다. 또, 패키지 외부 프레임부재(12)의 직교하는 측부에도 凹부(12p)가 설비되어 있다. 또, 패키지 외부 프레임부재(12)의 측부의 凹부(12r, 12p)와 같은 凹부는 도1 및 도2에도 도시되어 있다.
도10은 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는 2개의 위치맞춤용 더미리드(30)가 방열판(16)의 양측에 대향하여 배치되고, 2개의 위치맞춤용 더미리드(30)의 크기가 서로 다르다. 이것에 의해서, 예를들어 굵은 쪽의 위치맞춤용 더미리드(30)는 외부리드(14)의 배열에 대해서 인덱스로서 작용하여, 어느 외부리드(14)가 1번핀인지 알 수 있다.
도11은 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는, 방열판(16)의 양측에 제1 선(예를들어 도11에서 수직방향의 선)을 따라서 대향하여 배치되는 제1 쌍의 2개의 위치맞춤용 더미리드(30)와, 방열판(16)의 양측에 제1 선과 직교하는 제2 선(예를들어 도11에서 수평방향의 선)을 따라서 대향하여 배치되는 제2 쌍의 2개의 위치맞춤용 더미리드(30x)로 된다. 이와 같이 위치맞춤용 더미리드는 외부리드(14)가 없는 패키지 외부 프레임부재(12)의 측부에만 설비되는 것에만 한정되지 않는다.
도12는 본 발명의 다른 예를 나타낸 도면이다. 이 예에서는, 하나의 위치맞춤용 더미리드(30)가 방열판(16)의 위치를 규제하기 위해서 설비되어 있다. 상기한 바와같이, 방열판(16)은 납땜시에 직선방향으로 움직이거나, 회전하기도 하기 때문에, 하나의 위치맞춤용 더미리드(30)로 방열판(16)의 운동을 어느 정도 규제할 수 있다.
도12 및 13은 본 발명의 다른 예를 나타낸 도면이다. 도12 및 13은 반도체장치(10)를 서로 반대측에서 본 사시도이다. 한쪽의 위치맞춤용 더미리드(30)는 반도체장치(10)(패키지 외부 프레임부재(12))의 측면에서 절단되고, 다른쪽 위치맞춤용 더미리드(30)는 반도체장치(10)(패키지 외부프레임부재(12))의 측면보다도 약간 외측에서 절단되어 있다. 따라서, 이 경우에도, 위치맞춤용 더미리드(30)를 인덱스로서 사용할 수 있다.
이상 설명한 바와같이, 본 발명에 의하면, 방열판을 정확한 위치에 패키지 외부 프레임부재에 부착할 수 있고, 또 그 후에 간단히 도금을 할 수 있다.

Claims (20)

  1. 제1 및 제2 메탈라이즈 패턴을 갖는 절연체의 패키지외부 프레임부재와, 패키지외부 프레임부재의 제1 메탈라이즈 패턴에 접속되는 외부리드와, 외부리드와 실질적으로 동일평면내에 배치되고 또한 패키지외부 프레임부재의 제2 메탈라이즈 패턴에 접속되는 방열판과, 방열판과는 다른 재료로 제작되고, 패키지외부 프레임부재의 제2 메탈라이즈 패턴에 접속되어 방열판의 위치를 규제하는 적어도 하나의 위치맞춤용 더미리드와, 패키지외부 프레임 내에서 방열판에 탑재되는 반도체칩을 구비한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는 외부리드와 같은 재료로 형성되고, 외부리드와 실질적으로 동일평면내에 외부리드와는 분리하여 배치되어 있는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 외부리드는 철-니켈계의 합금으로 되고, 방열판은 동, 동합금, 텅스텐 및 몰리브덴 군 중에서 선택한 합금으로 되고, 이 외부리드와 적어도 하나의 위치맞춤용 더미리드와 방열판은 공통으로 도금이 행해져 있는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 단부 사이에 미소한 간격을 두고 배치되는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측으로 대향하여 배치되는 2개의 위치맞춤용 더미리드로 되는 것을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 2개의 위치맞춤용 더미리드의 크기가 서로 다른 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측으로 대향하여 배치되는 2개의 위치맞춤용 더미리드로 되고, 2개의 위치맞춤용 더미리드의 각각은 상기 패키지외부 프레임부재의 단부에 위치하는 제1 부분과, 방열판에 대면하는 제2 부분을 갖고, 상기 제2 부분은 제1 부분보다 큰 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 위치맞춤용 더미리드의 제2 부분은 대면하는 방열판의 변보다 길고, 방열판의 각에 따라서 휘어져 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측에 제1 선을 따라 대향하여 배치되는 제1 쌍의 2개의 위치맞춤용 더미리드와, 방열판의 양측에 제1 선과 직교하는 제2 선을 따라서 대향하여 배치되는 제2 쌍의 2개의 위치맞춤용 더미리드로 되는 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판을 둘러싸는 환상부분과, 환상부분으로부터 상기 패키지외부 프레임부재의 단부를 향해서 뻗어있는 2개의 직선상부분으로 되는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 2개의 직선상 부분의 한쪽은 다른쪽 것과 형상이 다른 것을 특징으로 하는 반도체장치.
  12. 패키지 외부프레임 부재와, 방열판과, 반도체칩을 갖는 반도체장치에 장착되는 리드 프레임에 있어서, 제1 쌍의 프레임부분과 제2 쌍의 프레임부분을 갖는 환상의 사각형상으로 형성된 프레임과, 제1 쌍의 프레임부분에서 안쪽으로 뻗어있는 외부리드와, 제2 쌍의 프레임부분의 적어도 한쪽에서 안쪽으로 뻗어있는 적어도 하나의 위치맞춤용 더미리드를 갖고, 상기 적어도 하나의 위치맞춤용 더미리드는, 방열판이 패키지외부 프레임부재에 부착되었을 때 방열판의 위치를 규제하도록 형성되고, 또 방열판이 패키지외부 프레임부재에 부착된 후에 제2 쌍의 프레임부분의 적어도 한쪽에서 분리되도록 한 것을 특징으로 하는 리드 프레임.
  13. 제12항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 단부 사이에 미소한 간격을 두고 배치되도록 형성된 것을 특징으로 하는 리드 프레임.
  14. 제12항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 제2 쌍의 프레임부분의 양쪽으로부터 안쪽으로 뻗어있는 2개의 위치맞춤용 더미리드로 되는 것을 특징으로 하는 리드 프레임.
  15. 제14항에 있어서, 2개의 위치맞춤용 더미리드의 크기가 서로 다른 것을 특징으로 하는 리드 프레임.
  16. 제12항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측으로 대향하여 배치되는 2개의 위치맞춤용 더미리드로 되고, 2개의 위치맞춤용 더미리드의 각각은 패키지외부 프레임부재의 단부에 위치하는 제1 부분과, 방열판에 대면하는 제2 부분을 갖고, 제2 부분은 제1 부분보다도 큰 것을 특징으로 하는 리드 프레임.
  17. 제16항에 있어서, 위치맞춤용 더미리드의 제2 부분은 대면하는 방열판의 변보다도 길고, 방열판의 각에 따라서 휘어져 있는 것을 특징으로 하는 리드 프레임.
  18. 제12항에 있어서, 상기 적어도 하나의 위치맞춤용 더미리드는, 방열판의 양측으로 제1 선에 따라서 대향하여 배치되는 제1 쌍의 2개의 위치맞춤용 더미리드와, 방열판의 양측으로 제1선과 직교하는 제2선에 따라서 대향하여 배치되는 제2 쌍의 2개의 위치맞춤용 더미리드로 되는 것을 특징으로 하는 리드 프레임.
  19. 제12항에 있어서, 적어도 하나의 위치맞춤용 더미리드는, 방열판을 둘러싸는 환상부분과, 이 환상부분으로부터 상기 패키지 외부 프레임부재의 단부를 향해 뻗어있는 2개의 직선상 부분으로 되는 것을 특징으로 하는 리드 프레임.
  20. 제19항에 있어서, 2개의 직선상부분의 한쪽은 다른쪽의 것과 형상이 다른 것을 특징으로 하는 리드 프레임.
KR1019970018046A 1996-11-14 1997-05-10 반도체장치 및 리드 프레임 KR100238913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30305996A JP3308461B2 (ja) 1996-11-14 1996-11-14 半導体装置及びリードフレーム
JP303059 1996-11-14

Publications (2)

Publication Number Publication Date
KR19980041732A KR19980041732A (ko) 1998-08-17
KR100238913B1 true KR100238913B1 (ko) 2000-01-15

Family

ID=17916418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018046A KR100238913B1 (ko) 1996-11-14 1997-05-10 반도체장치 및 리드 프레임

Country Status (3)

Country Link
US (1) US5828000A (ko)
JP (1) JP3308461B2 (ko)
KR (1) KR100238913B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236567B1 (en) * 1999-12-03 2001-05-22 Caesar Technology Inc. Electronic device package with enhanced heat dissipation effect
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
CN101231989B (zh) * 2007-01-25 2010-06-23 南茂科技股份有限公司 增进散热效益的半导体封装载膜与封装构造
KR101380385B1 (ko) * 2007-06-29 2014-04-10 서울반도체 주식회사 일괄 봉지 기술을 이용하는 ｌｅｄ 패키지 제조방법
JP2010199492A (ja) * 2009-02-27 2010-09-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR20120048995A (ko) * 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
US8669472B2 (en) 2011-08-26 2014-03-11 Schneider Electric USA, Inc. Applying compression to busbars in a busway assembly
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
JP6163354B2 (ja) * 2013-05-28 2017-07-12 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030102B2 (ja) * 1980-07-14 1985-07-15 ヤマハ株式会社 半導体装置の製法
JPS63117453A (ja) * 1986-11-05 1988-05-21 Nec Yamagata Ltd 半導体装置用リ−ドフレ−ム
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages

Also Published As

Publication number Publication date
US5828000A (en) 1998-10-27
JPH10144846A (ja) 1998-05-29
JP3308461B2 (ja) 2002-07-29
KR19980041732A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
EP1544924B1 (en) LED package assembly
EP1439587B1 (en) Mounting of an LED assembly with self-alignment
US5309322A (en) Leadframe strip for semiconductor packages and method
WO2018179981A1 (ja) 半導体装置
KR100238913B1 (ko) 반도체장치 및 리드 프레임
JP2014187179A (ja) 半導体装置の製造方法及び取り付け治具
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
EP1696484B1 (en) Process for assembling a double-sided circuit component
JP2007109715A (ja) 光半導体素子用パッケージおよび光半導体装置
EP0079238B1 (en) Semiconductor devices provided with heat-dissipating means
CN113056813B (zh) 半导体装置
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JPH1098141A (ja) セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス
JP2020136293A (ja) 半導体装置及びその製造方法
EP4184560A1 (en) Header for semiconductor package
JP7480715B2 (ja) 半導体装置
JPS5898995A (ja) 光半導体装置
JPS607494Y2 (ja) 半導体装置
JP2023089457A (ja) 半導体装置の製造方法及び半導体装置
JPS61224344A (ja) 高周波集積デバイス用パツケ−ジ
JPS59189659A (ja) 半導体装置
JPH083018Y2 (ja) 半導体パッケージ用連結型リードフレーム
JPH04267385A (ja) 半導体レーザモジュール
JPS63190346A (ja) 半導体チップの保持と該半導体チップのリードフレームのリードへのボンディングをするための汎用リードフレームキャリアとインサート
JPH0580151B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 18

EXPY Expiration of term