KR100253386B1 - 칩 사이즈 패키지 - Google Patents

칩 사이즈 패키지 Download PDF

Info

Publication number
KR100253386B1
KR100253386B1 KR1019970072155A KR19970072155A KR100253386B1 KR 100253386 B1 KR100253386 B1 KR 100253386B1 KR 1019970072155 A KR1019970072155 A KR 1019970072155A KR 19970072155 A KR19970072155 A KR 19970072155A KR 100253386 B1 KR100253386 B1 KR 100253386B1
Authority
KR
South Korea
Prior art keywords
package
chip size
pads
size package
pad
Prior art date
Application number
KR1019970072155A
Other languages
English (en)
Other versions
KR19990052645A (ko
Inventor
허성재
김민수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970072155A priority Critical patent/KR100253386B1/ko
Publication of KR19990052645A publication Critical patent/KR19990052645A/ko
Application granted granted Critical
Publication of KR100253386B1 publication Critical patent/KR100253386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 사이즈 패키지에 관한 것으로, 종래에는 센터 패드와 본딩 패드를 연결하기 위해 메틸라인(metal line)을 형성하는 메탈리제이션(metalization)을 실시하였으므로, 공정수의 증가로 인해 제작 기간이 길어지고 원가가 상승하는 문제점이 있었던바, 본 발명의 칩 사이즈 패키지는 센터 패드와 본딩 패드를 와이어본딩으로 연결함으로써, 메탈리제이션을 생략하여 공정 단축에 따른 제작기간의 단축 및 원가 절감을 할 수 있게 한 것이다.

Description

칩 사이즈 패키지
본 발명은 반도체 패키지에 관한 것으로, 특히 칩을 가공하여 사용하는 칩사이즈 패키지(chip size package)에 관한 것이다.
종래의 베어 칩(bare chip)을 사용하여 칩 사이즈 패키지를 제조하는 공정수순을 도1a 내지 도1c에 도시한 바, 이를 참조로 하여 종래의 칩 사이즈 패키지를 설명하면 다음과 같다.
먼저, 베어 칩(3)의 상면에 센터 패드(center pad)(1)를 부착한다.
이후, 상기 센터 패드(1)의 주변으로 본딩 패드(bonding pad)(2)를 부착하고, 상기 센터 패드(1)와 본딩 패드(2)를 연결하기 위해 메탈라인(metal line)(6)을 형성하는 메탈리제이션(metalization)을 수행한다.
이후, 상기 본딩 패드(2)의 상면에 유-스프링(U-spring)(4)을 부착함으로써 패키지 제작을 완료한다.
상기 유-스프링(4)은 마이크로 스프링(micro spring)이라고도 하며 패키지를 보드에 실장할 때 연결단자의 역할을 하는 것이다.
그러나, 상기와 같은 종래의 베어 칩을 이용한 칩 사이즈 패키지는 센터 패드(1)와 본딩 패드(2)를 연결하기 위해 메탈라인(6)을 형성하는 메탈리제이션을 실시해야 하는데, 이 메탈리제이션은 여러개의 공정을 거쳐 수행되는 것이므로 공정수의 증가로 인해 제작 기간이 길어지고 원가가 상승하는 문제점이 있었던바, 이에 대한 보완이 요구되어 왔다.
따라서, 본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 메탈리제이션을 생략함으로써 공정 단축에 따른 제작기간의 단축 및 원가절감을 할 수 있는 칩 사이즈 패키지를 제공하는데 그 목적이 있다.
도1a 내지 도1c는 종래의 베어 칩을 이용하여 칩 사이즈 패키지를 제조하는 공정을 도시한 공정수순도.
도2a 내지 도2c는 본 발명의 칩사이즈 패키지를 제조하는 공정을 도시한 공정수순도.
도3은 본 발명의 칩사이즈 패키지를 도시한 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 센터 패드 2 : 본딩 패드
3 : 베어 칩 4 : 유-스프링
5 : 금속와이어
상기와 같은 목적을 달성하기 위하여 본 발명은 베어 칩과, 이 베어 칩의 상면에 부착되는 센터 패드와, 이 센터 패드의 주변으로 부착되는 본딩 패드와, 패키지를 보드에 실장하기 위해 상기 본딩 패드에 부착되는 유-스프링을 포함하여 구성된 반도체 패키지에 있어서, 상기 센터 패드와 본딩 패드는 금속와이어를 이용한 와이어 본딩에 의해 연결되는 것을 특징으로 하는 칩 사이즈 패키지가 제공된다.
이하, 본 발명의 칩 사이즈 패키지를 첨부한 도면을 참조로 하여 상세히 설명하면 다음과 같다.
첨부한 도2a 내지 도2c는 본 발명의 칩 사이즈 패키지를 제조하는 공정을 도시한 공정수순도로서, 이를 참조로 하여 본 발명의 칩 사이즈 패키지를 설명하면 다음과 같다.
먼저, 베어 칩(3)의 상면에 센터 패드(1)와 본딩 패드(2)를 부착한다.
이후, 상기 센터 패드(1)와 본딩 패드(2)를 금속와이어(5)를 이용한 와이어 본딩(wire bonding)으로 연결한다.
이후, 상기 본딩 패드(2)에 유-스프링(4)을 부착함으로써 패키지 제작을 완료한다.
상기 금속와이어(5)로는 금선(gold wire)을 사용하는 것이 바람직하다.
첨부한 도3은 본 발명의 칩 사이즈 패키지를 도시한 평면도로서, 센터 패드(1)와 본딩 패드(2)가 각각 짝을 이루어 와이어(5)로 연결되어 있고, 상기 본딩 패드(2)의 상면에는 패키지를 보드에 실장할 때 연결단자의 역할을 할 수 있도록 유-스프링(4)이 부착되어 있다.
본 발명의 칩 사이즈 패키지에 의하면 메탈 라인을 형성하기 위해 여러번의 공정을 거치는 메탈리제이션을 생략하고 센터 패드와 본딩 패드를 와이어로 연결함으로써 제작 기간의 단축과 원가절감을 이룰 수 있는 효과가 있다.

Claims (1)

  1. 베어 칩과, 이 베어 칩의 상면에 부착되는 센터 패드와, 이 센터 패드의 주변으로 부착되는 본딩 패드와, 패키지를 보드에 실장하기 위해 상기 본딩 패드에 부착되는 유-스프링을 포함하여 구성된 반도체 패키지에 있어서, 상기 센터 패드와 본딩 패드는 금속와이어를 이용한 와이어 본딩에 의해 연결되는 것을 특징으로 하는 칩 사이즈 패키지.
KR1019970072155A 1997-12-23 1997-12-23 칩 사이즈 패키지 KR100253386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970072155A KR100253386B1 (ko) 1997-12-23 1997-12-23 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072155A KR100253386B1 (ko) 1997-12-23 1997-12-23 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
KR19990052645A KR19990052645A (ko) 1999-07-15
KR100253386B1 true KR100253386B1 (ko) 2000-04-15

Family

ID=19528237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072155A KR100253386B1 (ko) 1997-12-23 1997-12-23 칩 사이즈 패키지

Country Status (1)

Country Link
KR (1) KR100253386B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712548B1 (ko) * 2006-01-27 2007-05-02 삼성전자주식회사 부양된 메탈라인을 갖는 웨이퍼 레벨 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR19990052645A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6545347B2 (en) Enhanced leadless chip carrier
GB2307336B (en) Integrated circuit package and method of fabrication
KR100804341B1 (ko) 반도체장치 및 그 제조방법
JP2001156251A (ja) 半導体装置
KR100253386B1 (ko) 칩 사이즈 패키지
US6358775B1 (en) Multi-die semiconductor encapsulation method
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
JPS6028256A (ja) 半導体装置
JP3153197B2 (ja) 半導体装置
KR100384335B1 (ko) 반도체패키지와 그 제조방법
JPH0451056B2 (ko)
KR950008240B1 (ko) 반도체 패키지
KR100206956B1 (ko) 시엘지에이 패키지
KR100297108B1 (ko) 엠.씨.엠 패캐이지
KR200234101Y1 (ko) 반도체패키지의와이어본딩구조
KR100402107B1 (ko) 솝 와이어 본딩방법
KR950004211Y1 (ko) 디램 모듈
KR100209592B1 (ko) 반도체 패키지
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR970053665A (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
KR19990003582U (ko) 반도체 패캐이지
JPH02205055A (ja) 樹脂封止型半導体装置
JPS6149431A (ja) 半導体装置の製造方法
KR20030066995A (ko) 범프 칩 케리어 패키지 및 그의 제조방법
KR19980082181A (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee