JPS61116434A - 自動等化方式 - Google Patents

自動等化方式

Info

Publication number
JPS61116434A
JPS61116434A JP59237977A JP23797784A JPS61116434A JP S61116434 A JPS61116434 A JP S61116434A JP 59237977 A JP59237977 A JP 59237977A JP 23797784 A JP23797784 A JP 23797784A JP S61116434 A JPS61116434 A JP S61116434A
Authority
JP
Japan
Prior art keywords
memory
difference
coefficient
time
tap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59237977A
Other languages
English (en)
Inventor
Koji Aoki
青木 耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59237977A priority Critical patent/JPS61116434A/ja
Publication of JPS61116434A publication Critical patent/JPS61116434A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送系に於いて使用されるトランス
バーサル型自動等化器の制御方式に関するものである。
トランスバーサル型自動等化器は伝送路の特性の変化に
追従して其のタップ制御係数を変化さセているが、伝送
路の特性の変化が大きい場合には自動等化器の収束時間
が長くなるので此の改善が要望されていた。
〔従来の技術〕
第2園 の自動制御方式の一例を示す図である。
図中、1はA/D変換器、2、6、及び7は夫々シフト
レジスタ、3は係数器、4−1〜4−Nは夫々ハソファ
カウンタ、5は相開器、8は掛算累積器、9は復号器で
ある。尚以下全図を通し同一記号は同一対象物を表す。
入力信号はサンプリングされた後、A/D変換器1に入
ってディジタル化されてN桁のシフトレジスタ2に入力
される。シフトレジスタ2の各桁の出力Xi は掛算累
積器8に入力され、−力係数器3の各係数Ci も掛算
累積器8に人力される。
掛算累積器8に於いて、各桁毎にXi XCiを演算し
、其の総和を取り、復号器9に送る。
復号器9に於いて16ビツト信号を4ビツトに丸め、其
の極性信号をシフトレジスタ6へ、其の誤差信号をシフ
1〜レジスタ7へ送出する。
相関器5はシフトレジスタ6とシフトレジスタ7の夫々
の出力のEX−ORを取り、夫々ハソファカウンタ4−
1〜4−Nに入力する。
此の場合従来の自動等化器の係数器3の制御はタイマ(
第2図には記載されていない)により、自動等化器の引
き込み時の成る時間内illステップサイズを大きく制
御し、此の時間を過ぎた後はステップサイズを小さく制
御して引き込みに要する時間の短縮を計っていた。
然し此の様な制御方法では引き込み時の成る時間内に、
若し自動等化器の収束が不十分な場合にはステップサイ
ズを小さくなってしまう為収束するのに大変時間がかか
ると云う欠点かあった。
〔発明が解決しようとする問題点〕
本発明の目的は−1−記従来方式の欠点を除去し、タッ
プ制御係数の変化量に応して収束速度を加減することに
より収束時間が短縮され、安定に制御を行うことが出来
る自動等化方式を提供することである。
〔問題点を解決するための手段〕
問題点を解決するだめの手段は、トランスバーザル型自
動等化器に於けるタップ制御係数を監視し、単位時間当
たりの該タップ制御係数の変化量の絶対値を検出し、該
変化量の絶対値と1屯位時間前の該変化量の絶対値とを
比較し、両変化量の絶対値の差が成る一定値より大きい
時は該タップ制御係数の1ステップサイズを大きくし、
該両変化量の絶対値の差か成る一定値より小さい時は該
タップ制御係数の1ステップサイズを小さくする様に制
御することにより達成される。
〔作用〕
本発明に依ると一定時間間隔でタップ制御係数を監視し
て其の変化量の絶対値を検出し、変化量の絶対値と1慣
位時間前の該変化量の絶対値とを比較し、二つの変化量
の絶対値の差が成る基準値より大きい場合にはステップ
サイズを大きくて制御速度を−1−げ、小さい場合にG
Jステソプザイズを小ざくて制御速度を下げ、自動的に
収束速度を加減するので収束時間が短縮され安定に制御
を行うことが出来ると云う効果か生まれる。
〔実施例〕
第1図は本発明に依る自動等化方式の一実施例を示す図
であり、第2図に於ける鎖線で囲まれた部分に対応する
回路である。
図中、10.11.12.13は夫々メモリ、14は加
減算器、15は減算器、16は多数決回路、17ば比較
器である。
以下図に従って本発明の詳細な説明する。
第1図の点線で囲まれた部分番才係数器3であり、メモ
リ13と加減算器14から構成される。
一定時間毎に係数器3のi番目のタップ制御係数をメモ
リ13からメモ1月Oに人力し、前回入力したメモリ1
0の内容と現在のメモ1月3の出力の差を減算器15に
於いて求める。此の差値を一定時間毎にメモ1月1に移
し、更に一定時間毎にメモリ拉に移す。
比較器17はメモリ12の内容とメモリ11の内容を比
較し、其の差が成る一定値より大きいか否かを判定し、
比較結果を多数決回路16に入力する。
多数決回路16には係数器3の各タップに就いての比較
結果が入力されて其の多数決を携り、加減算器14で加
減算する数を制御することによりタップ制御ステップサ
イズを変化させる。
又加減算器14で加算するか、減算するかばハソファカ
ウンタ4−1〜4−Nがアンダーフローするか、オーバ
ーフローするかにより決定される。
〔発明の効果〕
以上詳細に説明した様に本発明によれば、タップ係数の
制御速度を自動的に変化させることにより収束時間を短
縮することが出来ると云う大きい効果がある。
【図面の簡単な説明】
第1図は本発明に依る自動等化方式の一実施例を示す図
である。 第2図はトランスバーサル型自動等化器の従来の自動制
御方式の一例を示す図である。 図中、1はA/D変換器、2.6、及び7は夫々シフト
レジスタ、3は係数器、4−1〜4−Nは夫々バッファ
カウンタ、5は相関器、8は掛算累積器、9は復号器、
10.11.12.13は夫々メモリ、14は加法算器
、15は減算器、16は多数決回路、17は比較器であ
る。

Claims (1)

    【特許請求の範囲】
  1. トランスバーサル型自動等化器に於けるタップ制御係数
    を監視し、単位時間当たりの該タップ制御係数の変化量
    の絶対値を検出し、該変化量の絶対値と1単位時間前の
    該変化量の絶対値とを比較し、両変化量の絶対値の差が
    或る一定値より大きい時は該タップ制御係数の1ステッ
    プサイズを大きくし、該両変化量の絶対値の差が成る一
    定値より小さい時は該タップ制御係数の1ステップサイ
    ズを小さくする様に制御することを特徴とする自動等化
    方式。
JP59237977A 1984-11-12 1984-11-12 自動等化方式 Pending JPS61116434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59237977A JPS61116434A (ja) 1984-11-12 1984-11-12 自動等化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59237977A JPS61116434A (ja) 1984-11-12 1984-11-12 自動等化方式

Publications (1)

Publication Number Publication Date
JPS61116434A true JPS61116434A (ja) 1986-06-03

Family

ID=17023276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59237977A Pending JPS61116434A (ja) 1984-11-12 1984-11-12 自動等化方式

Country Status (1)

Country Link
JP (1) JPS61116434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266516A (ja) * 1990-03-15 1991-11-27 Nec Corp アダプティブ・フィルタ適応化方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266516A (ja) * 1990-03-15 1991-11-27 Nec Corp アダプティブ・フィルタ適応化方法及び装置

Similar Documents

Publication Publication Date Title
JP2885269B2 (ja) 適応制御ろ波器
JP2001189053A (ja) 等化器のフィルター係数を調節して再生性能を高める装置及び方法
JP3366803B2 (ja) 適応等化器
JP3131055B2 (ja) データ通信用モデムのタイミング位相判定装置及び方法
JPH06343027A (ja) 信号遷移改善装置
JPS61116434A (ja) 自動等化方式
US5200981A (en) Fine timing recovery for QAM modem receiver
JP3578793B2 (ja) Iirゴースト打消しシステム
US5898731A (en) Auto-coefficient renewal digital channel equalizer
KR930001445B1 (ko) 고스트 제거장치 및 방법
JP2001196977A (ja) 波形等化制御装置、及び波形等化制御方法
JP2973656B2 (ja) 適応フィルタによる未知システム同定の方法及び装置
JPH1028030A (ja) 複素係数信号処理可能な適応型等価器フィルタ構造のための更新ブロック
SE436960B (sv) Anordning vid ett datamodem for att alstra och approximativt tidsstyra en samplingssignal
JPS5992631A (ja) タツプ重み係数制御方式
JPH01158833A (ja) ディジタル型自動等化器
JPS59171307A (ja) タツプ係数切替方式
JP3541263B2 (ja) ゲイン設定方法
SU936441A1 (ru) Адаптивный корректор межсимвольных искажений сигнала
JPH0449813B2 (ja)
KR0176146B1 (ko) 결정 귀환 등화 방법
KR970064217A (ko) 에이치디티브이(hdtv)용 고속 채널 등화기
SU1238247A1 (ru) Адаптивный корректор межсимвольных искажений сигнала
JPH0629788A (ja) 自動等化装置
JPS6256686B2 (ja)