JPS61115117A - 有効キ−入力の判定方法 - Google Patents
有効キ−入力の判定方法Info
- Publication number
- JPS61115117A JPS61115117A JP59237871A JP23787184A JPS61115117A JP S61115117 A JPS61115117 A JP S61115117A JP 59237871 A JP59237871 A JP 59237871A JP 23787184 A JP23787184 A JP 23787184A JP S61115117 A JPS61115117 A JP S61115117A
- Authority
- JP
- Japan
- Prior art keywords
- key
- valid
- bit
- mode
- invalidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、産業用ロボット等に適用して好適なキーボ
ードの制御方法に係り、さらに詳しくは、押し下げられ
たキーの有効/無効を高速かつ能率的に判定することの
できる有効キー入力の判定方法に関する。
ードの制御方法に係り、さらに詳しくは、押し下げられ
たキーの有効/無効を高速かつ能率的に判定することの
できる有効キー入力の判定方法に関する。
一般に、産業用ロボットには、数値を入力するためのテ
ンキー、テンキーから入力された数値の意味を指示する
ファンクションキーなど数十個のキーからなるキーボー
ドが設けられており、これらのキーの操作がインターフ
ェイス回路を介してCPU内に読み込まれるようになっ
ている。
ンキー、テンキーから入力された数値の意味を指示する
ファンクションキーなど数十個のキーからなるキーボー
ドが設けられており、これらのキーの操作がインターフ
ェイス回路を介してCPU内に読み込まれるようになっ
ている。
この場合、同一のキー操作が、ある時には有効であるが
、他のときには無効となる様なことがある。
、他のときには無効となる様なことがある。
例えば、作業用ロボットには、ティーチング。
テスト、プレイバック、オートプレイバック、待機中な
どの動作モードがあり、各動作モードにおいて有効なキ
ー操作と無効なキー操作とがある。
どの動作モードがあり、各動作モードにおいて有効なキ
ー操作と無効なキー操作とがある。
また、同一動作モードにおいても、テンキー操作後には
、ファンクションキーの操作のみが有効になるという様
な、状態による有効/無効の変動が存在する。
、ファンクションキーの操作のみが有効になるという様
な、状態による有効/無効の変動が存在する。
動作モードによるキー操作の有効/無効について、具体
例をあげて説明しよう。例えば、5個のキーに1.に2
・・・K5と、3つの動作モードM1゜M2.M3があ
り、各動作モードにおける有効キーが第1表のように決
められているものとする。
例をあげて説明しよう。例えば、5個のキーに1.に2
・・・K5と、3つの動作モードM1゜M2.M3があ
り、各動作モードにおける有効キーが第1表のように決
められているものとする。
このような設定の下で、キーに1が操作された場合、動
作モードM1のときにはPlの処理が、M2のときには
無効処理が、M3のときにはP2の処理が行われるもの
とすると、従来は第3図のフローチャートに示すような
手順で処理が行われていた。
作モードM1のときにはPlの処理が、M2のときには
無効処理が、M3のときにはP2の処理が行われるもの
とすると、従来は第3図のフローチャートに示すような
手順で処理が行われていた。
ところで、このような処理方法によれば、キーの数が数
十個になり、動作モード数が多くなるにつれて、キー操
作の有効/無効の判定処理が複雑になり、処理時間の延
長、メモリ容量の増加などの問題があった。また、動作
モードと有効キーの対応を変化させる毎にプログラムを
変更しなければならず、このブOグラム修正やテバッグ
に要する労力も大変なものであった。
十個になり、動作モード数が多くなるにつれて、キー操
作の有効/無効の判定処理が複雑になり、処理時間の延
長、メモリ容量の増加などの問題があった。また、動作
モードと有効キーの対応を変化させる毎にプログラムを
変更しなければならず、このブOグラム修正やテバッグ
に要する労力も大変なものであった。
この発明は、上記の事情に鑑み、有効キーの判定を高速
かつ能率的に行うことができるとともに、有効キーの変
更も容易に行うことのできる有効キー入力の判定方法を
提供することを目的とする。
かつ能率的に行うことができるとともに、有効キーの変
更も容易に行うことのできる有効キー入力の判定方法を
提供することを目的とする。
この目的を達成するために、この発明は、各キー毎に各
動作モードに割り当てられたビットにより、前記各キー
操作の有効/無効を記録する第1テーブル(下の実施例
では有効状態テーブル6に当たる)と、前記各動作モー
ドに割り当てられた他のビットにより、現在の動作モー
ドを記録する第2テーブル(下の実施例ではモードテー
ブル7に当たる)とを有し、前記キー操作があったとき
に、操作されたキーに対応する前記第1テロ−プルの各
ビットと前記第2テーブルの対応ビットとの間でビット
毎に論理積をとり、この論理積によって前記キー操作の
有効/無効を判定することを特徴とする。
動作モードに割り当てられたビットにより、前記各キー
操作の有効/無効を記録する第1テーブル(下の実施例
では有効状態テーブル6に当たる)と、前記各動作モー
ドに割り当てられた他のビットにより、現在の動作モー
ドを記録する第2テーブル(下の実施例ではモードテー
ブル7に当たる)とを有し、前記キー操作があったとき
に、操作されたキーに対応する前記第1テロ−プルの各
ビットと前記第2テーブルの対応ビットとの間でビット
毎に論理積をとり、この論理積によって前記キー操作の
有効/無効を判定することを特徴とする。
以下、図面を参照して本発明の詳細な説明する。
第1図は、本発明の一実施例の構成を示すブロック図で
ある。この図において、1はN個のキーからなるキーボ
ードであり、キーボードインターフェイス2とデータバ
ス3を介してCPU4に接続され、操作されたキーの番
号(キ一番号)k(k=1.2・・・N〉がCPU4に
読み込まれるようになっている。
ある。この図において、1はN個のキーからなるキーボ
ードであり、キーボードインターフェイス2とデータバ
ス3を介してCPU4に接続され、操作されたキーの番
号(キ一番号)k(k=1.2・・・N〉がCPU4に
読み込まれるようになっている。
次に、5はRAMであり、RAM5内には第2図(イ)
に示す有効状態テーブル6と同図(ロ)に示すモードテ
ーブル7とが設けられている。有効状態テーブル6は、
N個のキーとn個の動作モードに対応し、N行n列のビ
ットから構成され、各動作モードにおける次のキー操作
の有効/無効をビット記録するものである。さらに詳述
すると、各動作モードMi (i =1.2・・・n
)には、特定のキー入力によって遷移するいくつかの状
態があり、これらの状態毎に有効なキーが変動する。例
えば、状態S1のときにはテンキーが、S2のときには
ファンクションキーがそれぞれ有効となるという具合で
ある。そして、有効状態テーブル6は、これらの各状態
における有効キーをビット記録するものであり、第2図
(イ)に示す例では、キ一番号1.3の動作モードM2
の箇所にのみビットが立っていることから、次のキー操
作時の動作モードはM2であり、有効キーはキ一番号が
1゜3のキーであることが判る。
に示す有効状態テーブル6と同図(ロ)に示すモードテ
ーブル7とが設けられている。有効状態テーブル6は、
N個のキーとn個の動作モードに対応し、N行n列のビ
ットから構成され、各動作モードにおける次のキー操作
の有効/無効をビット記録するものである。さらに詳述
すると、各動作モードMi (i =1.2・・・n
)には、特定のキー入力によって遷移するいくつかの状
態があり、これらの状態毎に有効なキーが変動する。例
えば、状態S1のときにはテンキーが、S2のときには
ファンクションキーがそれぞれ有効となるという具合で
ある。そして、有効状態テーブル6は、これらの各状態
における有効キーをビット記録するものであり、第2図
(イ)に示す例では、キ一番号1.3の動作モードM2
の箇所にのみビットが立っていることから、次のキー操
作時の動作モードはM2であり、有効キーはキ一番号が
1゜3のキーであることが判る。
一方、モードテーブル7はnビットのテーブルで、第1
番目のビットが動作モードMiに対応し、現在の動作モ
ードに対応するビットが立てられるようになっている。
番目のビットが動作モードMiに対応し、現在の動作モ
ードに対応するビットが立てられるようになっている。
第2図(ロ)に示す例では、2番目のビットが立ってい
ることから、現在の動作モードがM2であることが判る
。
ることから、現在の動作モードがM2であることが判る
。
次に、8はROMであり、ROM8には、前記有効状態
テーブル6と同様の構成を有する有効モードテーブル9
が設けられている。すなわら、有効モードテーブル9は
、N個のキーとn個の動作モードMiに対応してN行n
列のビットから構成され、各動作モードMi毎に、有効
キーの番号kがビット記録されている。この有効モード
テーブル9が有効状態テーブル6と異なる点は、有効状
態テーブル6が、次のキー操作時に有効となるキ一番号
だけを記録しているのに対し、有効モードテーブル9は
、各動作モードMiで一度でも有効となるすべてのキ一
番号を記録している点である。
テーブル6と同様の構成を有する有効モードテーブル9
が設けられている。すなわら、有効モードテーブル9は
、N個のキーとn個の動作モードMiに対応してN行n
列のビットから構成され、各動作モードMi毎に、有効
キーの番号kがビット記録されている。この有効モード
テーブル9が有効状態テーブル6と異なる点は、有効状
態テーブル6が、次のキー操作時に有効となるキ一番号
だけを記録しているのに対し、有効モードテーブル9は
、各動作モードMiで一度でも有効となるすべてのキ一
番号を記録している点である。
また、ROMa内には、CPU4の各種プログラムが格
納されており、これらのプログラムおよび有効モードテ
ーブル9はシステム設計時に決定し、システム運転時は
変更しない。
納されており、これらのプログラムおよび有効モードテ
ーブル9はシステム設計時に決定し、システム運転時は
変更しない。
このような構成において、動作モードがMlからM2へ
切り替わり、動作モードM2において状態がS1→S2
→S3→S4と変化する場合を例にとって、本実施例の
動作を説明する。
切り替わり、動作モードM2において状態がS1→S2
→S3→S4と変化する場合を例にとって、本実施例の
動作を説明する。
まず、動作モードがMlからM2に切り替わると、CP
U4はモードテーブル7の第1ビツト(動作モードM1
)をオフとし、第2ビツト(動作モードM2)をオンす
るとともに、有効状態テーブル6の書き替えを行う。す
なわち、CPU4は有効状態テーブル6の全ビットをク
リアした後、有効モードテーブル9の第2列すなわら動
作モードM2の摺のデータを読み出し、これを有効状態
テーブル6の動作モードM2の欄へ書き込む。そして、
書き込んだデータ中に、状態S1で無効となるキーのビ
ットが立っている場合には、これらのビットをオフにす
る。これによって、有効状態テーブル6のモードM2の
欄には、動作モードM2かつ状態S1で有効なキーのビ
ットのみが立てられる。
U4はモードテーブル7の第1ビツト(動作モードM1
)をオフとし、第2ビツト(動作モードM2)をオンす
るとともに、有効状態テーブル6の書き替えを行う。す
なわち、CPU4は有効状態テーブル6の全ビットをク
リアした後、有効モードテーブル9の第2列すなわら動
作モードM2の摺のデータを読み出し、これを有効状態
テーブル6の動作モードM2の欄へ書き込む。そして、
書き込んだデータ中に、状態S1で無効となるキーのビ
ットが立っている場合には、これらのビットをオフにす
る。これによって、有効状態テーブル6のモードM2の
欄には、動作モードM2かつ状態S1で有効なキーのビ
ットのみが立てられる。
このような設定の下に、キー操作がなされると、CP(
J4は、操作されたキーのキ一番号kを読み込み、次の
処理によってこのキーの有効/無効を判定する。
J4は、操作されたキーのキ一番号kを読み込み、次の
処理によってこのキーの有効/無効を判定する。
■ まず、有効モードテーブル9の第に行目(キ一番号
kに対応)とモードテーブル7の各対応ビットの論理積
をとり、結果が「O」 (すなわら全ビットオフ)なら
ば無効、rOJでなければ有効と一応判定する。これに
よって、操作されたキーが現在の動作モードM2で有効
なものか否かが判定される。
kに対応)とモードテーブル7の各対応ビットの論理積
をとり、結果が「O」 (すなわら全ビットオフ)なら
ば無効、rOJでなければ有効と一応判定する。これに
よって、操作されたキーが現在の動作モードM2で有効
なものか否かが判定される。
■ 次に、前記結果と、有、効状態テーブル6の第に行
目(キ一番号kに対応)の各対応ビットの論理積をとり
、結果が「0」ならば無効、rOJでなければ有効と判
定する。これによって、操作されたキーが現在の状態S
1で有効なものか否かが判定される。
目(キ一番号kに対応)の各対応ビットの論理積をとり
、結果が「0」ならば無効、rOJでなければ有効と判
定する。これによって、操作されたキーが現在の状態S
1で有効なものか否かが判定される。
こうして、キー操作がなされる度に、キー操作の有効/
無効の判定を行い、有効な場合には、このキー操作に対
応する処理を行う。そして、予め定められた特定キーが
操作されたことを検知すると、次の状態S2へ遷移する
。すなわら、上記と同様にして有効状態デープル6の書
き替えを行った後、キー操作を待ち、キーが操作される
と上記■、■の処理によってキー操作の有効/無効を判
定し、有効な場合にはこのキー操作に対応する処理を行
う。以下、同様にして、状態が83.84と変化する度
に有効状態テーブル6の書き替えを行い、上記■、■の
方法でキー操作の有効/無効を判定する。また、動作モ
ードがM2から他の動作モードMiに切り替わる場合も
上と同様の処理がなされる。
無効の判定を行い、有効な場合には、このキー操作に対
応する処理を行う。そして、予め定められた特定キーが
操作されたことを検知すると、次の状態S2へ遷移する
。すなわら、上記と同様にして有効状態デープル6の書
き替えを行った後、キー操作を待ち、キーが操作される
と上記■、■の処理によってキー操作の有効/無効を判
定し、有効な場合にはこのキー操作に対応する処理を行
う。以下、同様にして、状態が83.84と変化する度
に有効状態テーブル6の書き替えを行い、上記■、■の
方法でキー操作の有効/無効を判定する。また、動作モ
ードがM2から他の動作モードMiに切り替わる場合も
上と同様の処理がなされる。
本実施例によれば、テーブル6.7.9内のデータに単
純な論理操作を加えるだけで、キー操作の有効/無効を
判定することができるので、この判定を高速かつ能率的
に遂行することができる。
純な論理操作を加えるだけで、キー操作の有効/無効を
判定することができるので、この判定を高速かつ能率的
に遂行することができる。
また、キー操作の有効/無効を変更する場合、有効モー
ドテーブル9を変更するだけで済むので、変更時のプロ
グラム修正やデバッギングが不要となる。
ドテーブル9を変更するだけで済むので、変更時のプロ
グラム修正やデバッギングが不要となる。
さらに、プログラム暴走時などには、走行時の記録が有
効状態テーブル6およびモードテーブル7に残るので、
暴走原因をみつけ易くなる利点が1与られる。
効状態テーブル6およびモードテーブル7に残るので、
暴走原因をみつけ易くなる利点が1与られる。
なお、上述した■の処理は必須でなく、モードデープル
7と有効状態テーブル6の論理積が「O」とき無効、[
0]でないとき有効と判定しても同様の結果を得ること
ができる。
7と有効状態テーブル6の論理積が「O」とき無効、[
0]でないとき有効と判定しても同様の結果を得ること
ができる。
また、動作モードMiのある状態Sにおいて、キ一番号
にのキーが操作された場合、有効状態テーブル6の第に
行に当該ビットが立っているか否かによって、このキー
操作の有効/無効を判定しても同様の結果を得ることが
できるが、上述した判定方法による方が、チェックが繰
り返されるので、より確実で信頼性の高い判定を行うこ
とができる。
にのキーが操作された場合、有効状態テーブル6の第に
行に当該ビットが立っているか否かによって、このキー
操作の有効/無効を判定しても同様の結果を得ることが
できるが、上述した判定方法による方が、チェックが繰
り返されるので、より確実で信頼性の高い判定を行うこ
とができる。
以上説明したように、この発明は、各キー毎に各#lI
l¥モードに割り当てられたビットにより、各キー操作
の有効/無効を記録する第1テーブル(有効状態テーブ
ル)と、前記各動作モードに割り当てられた他のビット
により、現在の動作モードを記録する第2テーブル(モ
ードテーブル)とを有し、前記キー操作があったとぎに
、操作されたキーに対応する前記第1テーブルのデータ
と前記第2テーブルのデータとの論理積をとり、この論
理積によって前記キー操作の有効/無効を判定するので
、次の効果を得ることができる。
l¥モードに割り当てられたビットにより、各キー操作
の有効/無効を記録する第1テーブル(有効状態テーブ
ル)と、前記各動作モードに割り当てられた他のビット
により、現在の動作モードを記録する第2テーブル(モ
ードテーブル)とを有し、前記キー操作があったとぎに
、操作されたキーに対応する前記第1テーブルのデータ
と前記第2テーブルのデータとの論理積をとり、この論
理積によって前記キー操作の有効/無効を判定するので
、次の効果を得ることができる。
■ キー操作の有効/無効を高速かつ能率的に判定する
ことができる。
ことができる。
■ キー操作の有効/無効を変更する場合、テーブルを
変更するだけで済むので、変更時のプログラム修正やデ
バッキングが不要となる。
変更するだけで済むので、変更時のプログラム修正やデ
バッキングが不要となる。
■ プログラムの走行記録がテーブルに残るので、プロ
グラム走行の追跡が容易となる。これによって、プログ
ラム暴走時の原因究明が容易となる。
グラム走行の追跡が容易となる。これによって、プログ
ラム暴走時の原因究明が容易となる。
第1図は本発明の一実施例の構成を示すブロック図、第
2図(イ)、(ロ)は、各々有効状態テーブル6および
モードテーブル7の構成を示す概念図、第3図は従来の
判定方法を説明するためのフローチセートである。 1・・・・・・キーボード(キー)、6・・・・・・有
効状態テーブル(第1テーブル)、7・・・・・・モー
ドテーブル(第2テーブル)、
2図(イ)、(ロ)は、各々有効状態テーブル6および
モードテーブル7の構成を示す概念図、第3図は従来の
判定方法を説明するためのフローチセートである。 1・・・・・・キーボード(キー)、6・・・・・・有
効状態テーブル(第1テーブル)、7・・・・・・モー
ドテーブル(第2テーブル)、
Claims (1)
- 動作モードおよびキーの入力状態によってキー操作の有
効/無効が変化するシステムにおいて、前記各キー毎に
前記各動作モードに割り当てられたビットにより、前記
各キー操作の有効/無効を記録する第1テーブルと、前
記各動作モードに割り当てられた他のビットにより、現
在の動作モードを記録する第2テーブルとを有し、前記
キー操作があったときに、操作されたキーに対応する前
記第1テーブルの各ビットと前記第2テーブルの対応ビ
ットとの間でビット毎に論理積をとり、これらの論理積
によって前記キー操作の有効/無効を判定することを特
徴とする有効キー入力の判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59237871A JPS61115117A (ja) | 1984-11-12 | 1984-11-12 | 有効キ−入力の判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59237871A JPS61115117A (ja) | 1984-11-12 | 1984-11-12 | 有効キ−入力の判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61115117A true JPS61115117A (ja) | 1986-06-02 |
JPH0421885B2 JPH0421885B2 (ja) | 1992-04-14 |
Family
ID=17021646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59237871A Granted JPS61115117A (ja) | 1984-11-12 | 1984-11-12 | 有効キ−入力の判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61115117A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6327919A (ja) * | 1986-07-22 | 1988-02-05 | Toshiba Corp | 文書作成装置 |
JPH0279633U (ja) * | 1988-12-07 | 1990-06-19 | ||
JPH02282858A (ja) * | 1989-04-25 | 1990-11-20 | Sanyo Electric Co Ltd | 電子システムノート |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52166425U (ja) * | 1976-06-11 | 1977-12-16 | ||
JPS57105030A (en) * | 1980-12-23 | 1982-06-30 | Hitachi Ltd | Unnecessary key lock system of keyboard |
-
1984
- 1984-11-12 JP JP59237871A patent/JPS61115117A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52166425U (ja) * | 1976-06-11 | 1977-12-16 | ||
JPS57105030A (en) * | 1980-12-23 | 1982-06-30 | Hitachi Ltd | Unnecessary key lock system of keyboard |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6327919A (ja) * | 1986-07-22 | 1988-02-05 | Toshiba Corp | 文書作成装置 |
JPH0279633U (ja) * | 1988-12-07 | 1990-06-19 | ||
JPH02282858A (ja) * | 1989-04-25 | 1990-11-20 | Sanyo Electric Co Ltd | 電子システムノート |
Also Published As
Publication number | Publication date |
---|---|
JPH0421885B2 (ja) | 1992-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100403443C (zh) | 分析和修复存储器的方法 | |
JPS61115117A (ja) | 有効キ−入力の判定方法 | |
JPH03147038A (ja) | キャッシュメモリ | |
KR100222304B1 (ko) | 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법 | |
JPH05120133A (ja) | キヤツシユ装置 | |
JPS58161054A (ja) | プログラムの異常検出装置 | |
JPS5940396A (ja) | 連想メモリ装置 | |
JPH05314786A (ja) | 半導体記憶装置 | |
JPS59163653A (ja) | デバツグ装置 | |
JPS63282835A (ja) | 情報検索装置 | |
JPH0546433A (ja) | プログラムの論理矛盾検出トレース方法 | |
JP2728795B2 (ja) | シミュレータデバッガ | |
JPS6226549A (ja) | メモリ回路 | |
JPH02310738A (ja) | マイクロプロセッサic | |
JPH05298144A (ja) | データトレース方式 | |
JPH06103056A (ja) | アドレス制御装置 | |
JPS62256139A (ja) | デ−タ処理装置 | |
JPH01118934A (ja) | エラー情報の解析・編集出力方式 | |
JPS61109143A (ja) | 動作モ−ド設定方式 | |
JPH0581071A (ja) | プログラムデバツグ装置 | |
JPS6055843B2 (ja) | キ−操作の処理方法 | |
JPH02171945A (ja) | メモリシステムのパリティ制御方式 | |
JPH06332696A (ja) | マイクロコンピュータ | |
JPS63191243A (ja) | ジヤンプヒストリデ−タ収集方式 | |
JPH03220059A (ja) | 電子連動装置におけるメモリへのプログラミング方式 |