JPS61114549A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS61114549A JPS61114549A JP23621484A JP23621484A JPS61114549A JP S61114549 A JPS61114549 A JP S61114549A JP 23621484 A JP23621484 A JP 23621484A JP 23621484 A JP23621484 A JP 23621484A JP S61114549 A JPS61114549 A JP S61114549A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- recess
- impurity
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体集積回路装置の製造方法に関し、詳し
くは、溝を用いた素子分離構造を有する半導体集積回路
装置の改良した製造方法に関するものである。
くは、溝を用いた素子分離構造を有する半導体集積回路
装置の改良した製造方法に関するものである。
（従来技術）
半導体集積回路装置の高集積化においては素子分離領域
の幅を狭く形成することが必要であり、また素子の微細
化において問題となる狭チアネル効果を抑制することが
重要である。上記の問題を解決し得る方法として半導体
基板上に凹部を形成し、該凹部内を絶縁膜等で埋込んで
素子間分離を行なう、いわゆる溝分離構造が提唱されて
いる。
の幅を狭く形成することが必要であり、また素子の微細
化において問題となる狭チアネル効果を抑制することが
重要である。上記の問題を解決し得る方法として半導体
基板上に凹部を形成し、該凹部内を絶縁膜等で埋込んで
素子間分離を行なう、いわゆる溝分離構造が提唱されて
いる。
従来、上記溝分＊構造を形成する方法として、例えば、
第２図（ａ）に示すように、半導体基板２１の表面に溝
２２を形成した後に、半導体基板表面に不純物を含むシ
リコン酸化膜２３を化学気相成長法を用いて堆積する。
第２図（ａ）に示すように、半導体基板２１の表面に溝
２２を形成した後に、半導体基板表面に不純物を含むシ
リコン酸化膜２３を化学気相成長法を用いて堆積する。
次に第２図（ｂ）に示すように熱処理を行なって平滑化
させる。前記不純物は平滑化の為に必要であシ、リンま
たはボロンを用いる。次に第２図（Ｃ） Ｋ示すように
、ドライエツチングまたはウェットエツチングを用いて
、前記凹部を除く半導体基板表面が露出されるまでシリ
コン酸化膜２３をエツチング除去して、溝分離構造を完
成する。しかし、上記従来技術をＭＯ８型半導体集積回
路装置に適用すると溝分離構造形成後のゲート酸化膜形
成工程において、ゲート酸化膜形成のだめの熱処理にお
いて、前記凹部分２２に充填された不純物を含むシリコ
ン酸化膜２３の表面から不純物、例えばリンまたはボロ
ンが昇華し前記ゲート酸化膜またはその近傍に拡散され
、その結果として素子特性に悪影響を与えるという問題
があった。
させる。前記不純物は平滑化の為に必要であシ、リンま
たはボロンを用いる。次に第２図（Ｃ） Ｋ示すように
、ドライエツチングまたはウェットエツチングを用いて
、前記凹部を除く半導体基板表面が露出されるまでシリ
コン酸化膜２３をエツチング除去して、溝分離構造を完
成する。しかし、上記従来技術をＭＯ８型半導体集積回
路装置に適用すると溝分離構造形成後のゲート酸化膜形
成工程において、ゲート酸化膜形成のだめの熱処理にお
いて、前記凹部分２２に充填された不純物を含むシリコ
ン酸化膜２３の表面から不純物、例えばリンまたはボロ
ンが昇華し前記ゲート酸化膜またはその近傍に拡散され
、その結果として素子特性に悪影響を与えるという問題
があった。
（発明の目的）
本発明の目的は、前記従来技術の問題点を解決するもの
であシ、特に、凹部に充填した不純物を含んだシリコン
酸化膜が、熱処理によって不純物を放出することを抑制
することが可能な半導体集積回路装置の製造方法を提供
することである。
であシ、特に、凹部に充填した不純物を含んだシリコン
酸化膜が、熱処理によって不純物を放出することを抑制
することが可能な半導体集積回路装置の製造方法を提供
することである。
（発明の構成）
本発明による半導体集積回路装置の製造方法は以下の工
程から構成される。すなわち、半導体基板表面に形成さ
れた凹部内の一部に不純物を含む第１のシリコン酸化膜
を形成する工程、前記半導体基板表面にシリコン化合物
を主成分とする溶液を塗布及び熱処理を行ない第２のシ
リコン酸化膜を形成する工程、前記凹部以外の半導体基
板上の前記第２のシリコン酸化膜を除去する工程とから
構成される。
程から構成される。すなわち、半導体基板表面に形成さ
れた凹部内の一部に不純物を含む第１のシリコン酸化膜
を形成する工程、前記半導体基板表面にシリコン化合物
を主成分とする溶液を塗布及び熱処理を行ない第２のシ
リコン酸化膜を形成する工程、前記凹部以外の半導体基
板上の前記第２のシリコン酸化膜を除去する工程とから
構成される。
（発明の作用）
前記従来技術で示した様に、凹部分の全ての部分を不純
物を含むシリコン酸化膜で充填すると、後工程の熱処理
において不純物が昇華される。本発明においては、凹部
分の一部を不純物を含むシリコン酸化物で充填した後、
該凹部の残シの部分を、不純物を含まないシリコン酸化
膜で充填することによって前記熱処理においても不純物
が昇華されることが無い。前記不純物を含まないシリコ
ン酸化膜を形成する方法として、シリコン化合物を主成
分とする溶液の塗布・熱処理による方法を用いるので、
前記凹部分に選択的に厚く形成することが可能であシ、
引き続いて行なわれるシリコン酸化膜の全面エッチバッ
ク工程において、前記凹部分上には不純物を含まないシ
リコン酸化膜を残し、該凹部分収外の半導体基板表面を
露出させることが可能になる。
物を含むシリコン酸化膜で充填すると、後工程の熱処理
において不純物が昇華される。本発明においては、凹部
分の一部を不純物を含むシリコン酸化物で充填した後、
該凹部の残シの部分を、不純物を含まないシリコン酸化
膜で充填することによって前記熱処理においても不純物
が昇華されることが無い。前記不純物を含まないシリコ
ン酸化膜を形成する方法として、シリコン化合物を主成
分とする溶液の塗布・熱処理による方法を用いるので、
前記凹部分に選択的に厚く形成することが可能であシ、
引き続いて行なわれるシリコン酸化膜の全面エッチバッ
ク工程において、前記凹部分上には不純物を含まないシ
リコン酸化膜を残し、該凹部分収外の半導体基板表面を
露出させることが可能になる。
（発明の効果）
以上に述べた本発明によシ、従来方法に比較して素子に
影響を与えることがより少ない溝分離構造が得られ、よ
シ信頼度の高い高密度の半導体集積回路装置が製造可能
となる。
影響を与えることがより少ない溝分離構造が得られ、よ
シ信頼度の高い高密度の半導体集積回路装置が製造可能
となる。
（実施例）
本発明の実施例をＭＯ８型半導体集積回路装置に適用し
た場合について第１図（ａ）〜（ｅ）を用いて以下に詳
述する。
た場合について第１図（ａ）〜（ｅ）を用いて以下に詳
述する。
まず、第１図（ａ）に示すように、半導体基板１１の表
面上に通常のフォトリングラフィ工程およびドライエツ
チング工程によって凹部分１２を形成した後、化学気相
成長法によって不純物としてリンおよびボロンを含むシ
リコン酸化膜１３を堆積する。続いて第１図（ｂ）に示
すように熱処理を行なってシリコン酸化膜１３をり７０
−させ、平滑化させる。次に第１図（Ｃ）に示すように
、リンおよびボロンを含むシリコン酸化膜１３をエッチ
バックを行ない、凹部１２以外の半導体基板１１の表面
を露出させる。この際リンおよびボロンを含むシリコン
酸化膜１３の表面は、凹部以外の半導体基板１１の表面
よシも１０００〜３０００Ａ程度低くなるようにエッチ
バックを行なう。続いて、第１図（ｄ）に示すようにシ
リコン化合物を主成分とする溶液を塗布した後熱処理を
行なってシリコン酸化膜１４を形成する。該シリコン化
合物を主成分とする溶液として粘性の小さなものを選ぶ
ことによシ前記凹部１２の上に選択的に厚いシリコン酸
化膜を形成することができる。
面上に通常のフォトリングラフィ工程およびドライエツ
チング工程によって凹部分１２を形成した後、化学気相
成長法によって不純物としてリンおよびボロンを含むシ
リコン酸化膜１３を堆積する。続いて第１図（ｂ）に示
すように熱処理を行なってシリコン酸化膜１３をり７０
−させ、平滑化させる。次に第１図（Ｃ）に示すように
、リンおよびボロンを含むシリコン酸化膜１３をエッチ
バックを行ない、凹部１２以外の半導体基板１１の表面
を露出させる。この際リンおよびボロンを含むシリコン
酸化膜１３の表面は、凹部以外の半導体基板１１の表面
よシも１０００〜３０００Ａ程度低くなるようにエッチ
バックを行なう。続いて、第１図（ｄ）に示すようにシ
リコン化合物を主成分とする溶液を塗布した後熱処理を
行なってシリコン酸化膜１４を形成する。該シリコン化
合物を主成分とする溶液として粘性の小さなものを選ぶ
ことによシ前記凹部１２の上に選択的に厚いシリコン酸
化膜を形成することができる。
次にシリコン酸化膜のエッチバックを行ない前記凹部１
２以外の半導体基板表面を露出させると、第１図（ｅ）
に示すような溝分離構造が得られる。以下通常の素子形
成工程を経てＭＯ８型半導体集積回路装置が完成する。
２以外の半導体基板表面を露出させると、第１図（ｅ）
に示すような溝分離構造が得られる。以下通常の素子形
成工程を経てＭＯ８型半導体集積回路装置が完成する。
（発明のまとめ）
以上に詳述した本発明は溝分離構造の形成において、溝
内部の充填材料の上層に不純物を含まないシリコン酸化
膜を形成することによシ、特性の良好な半導体集積回路
装置を得る。
内部の充填材料の上層に不純物を含まないシリコン酸化
膜を形成することによシ、特性の良好な半導体集積回路
装置を得る。
第１図（ａ）〜（ｅ）は本発明を用いた溝分離構造の形
成の実施例を示す断面図であり、第２図（ａ）〜（Ｃ）
は従来技術を用いた溝分離構造の形成の実施例を示す断
面図である。 １１．２１・・・・・・半導体基板、１２，２２・・・
・・・素子分離用の凹部、１３，２３・・・・・・不純
物を含むシリコン酸化膜、１４・・・・・・シリフン酸
化膜。
成の実施例を示す断面図であり、第２図（ａ）〜（Ｃ）
は従来技術を用いた溝分離構造の形成の実施例を示す断
面図である。 １１．２１・・・・・・半導体基板、１２，２２・・・
・・・素子分離用の凹部、１３，２３・・・・・・不純
物を含むシリコン酸化膜、１４・・・・・・シリフン酸
化膜。
Claims (1)
- 半導体基板表面に形成された凹部内の一部に不純物を
含む第１のシリコン酸化膜を形成する工程と、前記半導
体基板表面にシリコン化合物を主成分とする溶液を塗布
及び熱処理を行ない第２のシリコン酸化膜を形成する工
程と、前記凹部以外の半導体基板表面上の前記第２のシ
リコン酸化膜を除去する工程とを含むことを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621484A JPS61114549A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621484A JPS61114549A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114549A true JPS61114549A (ja) | 1986-06-02 |
Family
ID=16997466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23621484A Pending JPS61114549A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114549A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133646A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Semiconductor integrated circuit device and manufacture thereof |
-
1984
- 1984-11-09 JP JP23621484A patent/JPS61114549A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133646A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Semiconductor integrated circuit device and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505025A (en) | Method for manufacturing a semiconductor device | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US4037306A (en) | Integrated circuit and method | |
| US5424240A (en) | Method for the formation of field oxide film in semiconductor device | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPS61114549A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPS61201444A (ja) | 半導体装置の製造方法 | |
| KR100195237B1 (ko) | 개선된 트렌치와 로코스 조합형 소자분리방법 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH0550138B2 (ja) | ||
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH0481329B2 (ja) | ||
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 |