JPS61112394A - 埋め込み型半導体レ−ザ - Google Patents
埋め込み型半導体レ−ザInfo
- Publication number
- JPS61112394A JPS61112394A JP23453784A JP23453784A JPS61112394A JP S61112394 A JPS61112394 A JP S61112394A JP 23453784 A JP23453784 A JP 23453784A JP 23453784 A JP23453784 A JP 23453784A JP S61112394 A JPS61112394 A JP S61112394A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- mesa
- width
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、安定な単−横モードで発振し高出力の得られ
る埋め込み型半導体レーザに関するものである。
る埋め込み型半導体レーザに関するものである。
(従来技術とその問題点)
光通信や光情報処理用光源として半導体レーザが使われ
ているが、このような用途においては半導体レーザは安
定な単−横モードで発振し、高出力であることが重要で
ある。
ているが、このような用途においては半導体レーザは安
定な単−横モードで発振し、高出力であることが重要で
ある。
現在、これらの光源用の半導体レーザとして埋め込み構
造(BH槽構造以下略す)と呼ばれる活性層が活性層よ
り屈折率の小さな半導体層中に埋め込まれた構造のもの
がよく採用されている。しかし、埋め込み型半導体レー
ザ情理め込まれた活性層の幅が2μm以上になると容易
に横高次モードが発振してしまい、また、低注入レベル
では単−横モード発振しても高出力動作させるためにキ
ャリアを高注入すると単−横モード発振が維持できなく
なるという問題があった。
造(BH槽構造以下略す)と呼ばれる活性層が活性層よ
り屈折率の小さな半導体層中に埋め込まれた構造のもの
がよく採用されている。しかし、埋め込み型半導体レー
ザ情理め込まれた活性層の幅が2μm以上になると容易
に横高次モードが発振してしまい、また、低注入レベル
では単−横モード発振しても高出力動作させるためにキ
ャリアを高注入すると単−横モード発振が維持できなく
なるという問題があった。
本発明の目的は、上記の問題点を除去し、安定な単−横
モードで発振し高出力の得られる埋め込み型半導体レー
ザを提供することKある。
モードで発振し高出力の得られる埋め込み型半導体レー
ザを提供することKある。
(問題点を解決するための手段)
本発明の埋め込み型半導体レーザは、基板上に活性層よ
り禁制帯幅が大きい第1の半導体層を活性層より禁制帯
幅が同じかあるいは小さな第2の半導体層によりはさみ
込んだ構造を有するメサを設け、このメサの上部とメサ
の下部でとぎれた活性層を有するダブルヘテロ構造をメ
サを含む基板上に有することを特徴とする。したがって
メサ上部の活性層は活性層より屈折率が小さな半導体結
晶内に埋め込まれているため、1つの光の導波路を形成
する。さらにメサ上部の光の4波路を形成する活性層は
その内部においてもメサを形成している半導体の禁制帯
幅が活性層の禁制帯幅に対してメサ中央で大きくメサの
両側で小さくされているため、光の導波路の中にもう一
つ導波機構を備えた二重の導波路を有している。このこ
とKよりメサ幅で決まる活性層幅を広くして光導波路の
断面積を大きくして高出力化をはかったときにおいても
単−横モードを維持することができる。
り禁制帯幅が大きい第1の半導体層を活性層より禁制帯
幅が同じかあるいは小さな第2の半導体層によりはさみ
込んだ構造を有するメサを設け、このメサの上部とメサ
の下部でとぎれた活性層を有するダブルヘテロ構造をメ
サを含む基板上に有することを特徴とする。したがって
メサ上部の活性層は活性層より屈折率が小さな半導体結
晶内に埋め込まれているため、1つの光の導波路を形成
する。さらにメサ上部の光の4波路を形成する活性層は
その内部においてもメサを形成している半導体の禁制帯
幅が活性層の禁制帯幅に対してメサ中央で大きくメサの
両側で小さくされているため、光の導波路の中にもう一
つ導波機構を備えた二重の導波路を有している。このこ
とKよりメサ幅で決まる活性層幅を広くして光導波路の
断面積を大きくして高出力化をはかったときにおいても
単−横モードを維持することができる。
(実施例)
以下図面を用いて詳細に説明する。
第1図は本発明の埋め込み型半導体レーザの一実施例の
断面図であシ、上部には導波機構の等測的な屈折率分布
も示しである。
断面図であシ、上部には導波機構の等測的な屈折率分布
も示しである。
半導体基板(P型GaAs)1上にメサ100が設けら
れておシ、メサ100は活性層(GaAs)4より禁制
帯幅が大きい第1の半導体層(P型Ate、 3 Ga
0.7As ) 30が活性層4より禁制帯幅の小さ
いかまたは等しい第2の半導体層(n型GaAs)20
によりはさみ込まれた構造を有している。メサ100の
上部を下部に分離して活性層4が位置し、そのためメサ
上部の活性層4は周囲を活性層4より屈折率が小さなり
ラッド層5に囲まれておシ、1つの導波路を形成してい
る。その導波路幅は第1図中に示されているようにWI
である。メサ100上の活性層4は薄いクラッド層(P
型AtO,3Ga0.7As)3を介してAの部分は第
1の半導体層30に、Bの部分は第2の半導体層20に
接している。第1の半導体層30は活性層4より禁制帯
幅”゛大きく・第2の半導体層20は活性層4jp、、
。
れておシ、メサ100は活性層(GaAs)4より禁制
帯幅が大きい第1の半導体層(P型Ate、 3 Ga
0.7As ) 30が活性層4より禁制帯幅の小さ
いかまたは等しい第2の半導体層(n型GaAs)20
によりはさみ込まれた構造を有している。メサ100の
上部を下部に分離して活性層4が位置し、そのためメサ
上部の活性層4は周囲を活性層4より屈折率が小さなり
ラッド層5に囲まれておシ、1つの導波路を形成してい
る。その導波路幅は第1図中に示されているようにWI
である。メサ100上の活性層4は薄いクラッド層(P
型AtO,3Ga0.7As)3を介してAの部分は第
1の半導体層30に、Bの部分は第2の半導体層20に
接している。第1の半導体層30は活性層4より禁制帯
幅”゛大きく・第2の半導体層20は活性層4jp、、
。
禁制帯幅が小さいかまたは等しい。このことKよりメサ
上の活性層4内部にさらに幅W2の導波路機構がそなえ
つけられている。活性層4の導波路を等側屈折率導波路
におきかえると、第1図の上部に示した形になる。
上の活性層4内部にさらに幅W2の導波路機構がそなえ
つけられている。活性層4の導波路を等側屈折率導波路
におきかえると、第1図の上部に示した形になる。
光はWlの幅の導波路で導波されると共に内部にあるW
2の幅の導波路の存在のためW、の幅を広くしても単−
横モードが維持される。Wlの幅を広くできることは大
出力を出せるということであシ、その時でも単−横モー
ドが維持されるという特徴を有する。
2の幅の導波路の存在のためW、の幅を広くしても単−
横モードが維持される。Wlの幅を広くできることは大
出力を出せるということであシ、その時でも単−横モー
ドが維持されるという特徴を有する。
以下、本発明の埋め込み型半導体レーザの製造方法を説
明する。第2図fa) 、 (bl 、 (C) 、
(d)は本発明の半導体レーザの製造工程を示す図であ
り、図(a)K示すようKP形のGaAs基板上に第1
の半導体層30となる厚さ1μmのP形At013Ga
0.7As、filを有機金属分解法(以下MOCVD
法を略す)により成長し、図(b) K示すようにSi
n、のストライプマスク200を形成した後M OCV
D炉反応管内部で気相エツチングし、その後第2の半
導体層20となるn型GaAs層を成長し図(C)の形
状を作製する。次に5in2200を除去し、エツチン
グ処理をした後液相エピタキシャル成長により第1のク
ラッド層3となるP形のAt0.3Ga0.7As層を
0.2μm1活性層4となるノンドーグのG a A
s層0.1μm1第2のクラ、ド層5となるn形のAt
O,3Ga0.7As 層を2μm成長し図(d)の本
発明の半導体レーザ構造を作製した。実際にはさらにそ
の上にG a A sキャラプ層を成長するが図には示
してない。メサ100の上部の活性層4と下部の活性層
4とは分離されているが、液相エピタキシャル成長では
このように分離成長させることは容易に行うことができ
る。
明する。第2図fa) 、 (bl 、 (C) 、
(d)は本発明の半導体レーザの製造工程を示す図であ
り、図(a)K示すようKP形のGaAs基板上に第1
の半導体層30となる厚さ1μmのP形At013Ga
0.7As、filを有機金属分解法(以下MOCVD
法を略す)により成長し、図(b) K示すようにSi
n、のストライプマスク200を形成した後M OCV
D炉反応管内部で気相エツチングし、その後第2の半
導体層20となるn型GaAs層を成長し図(C)の形
状を作製する。次に5in2200を除去し、エツチン
グ処理をした後液相エピタキシャル成長により第1のク
ラッド層3となるP形のAt0.3Ga0.7As層を
0.2μm1活性層4となるノンドーグのG a A
s層0.1μm1第2のクラ、ド層5となるn形のAt
O,3Ga0.7As 層を2μm成長し図(d)の本
発明の半導体レーザ構造を作製した。実際にはさらにそ
の上にG a A sキャラプ層を成長するが図には示
してない。メサ100の上部の活性層4と下部の活性層
4とは分離されているが、液相エピタキシャル成長では
このように分離成長させることは容易に行うことができ
る。
(発明の効果)
以上述べたように、本発明においては活性層は2重の導
波路機構を有しているので高出力でかつ単−横モードの
発振を容易に得ることができる。
波路機構を有しているので高出力でかつ単−横モードの
発振を容易に得ることができる。
また、第2の半導体層は半導体基板と導電性が異なるた
めメサの中央部以外にはP−n−P−n構造が形成され
、従って活性層の発光領域のみに、かつ横基本モードに
最も大きな利得を与える第1図に示したW2の幅で注入
が行なわれる。このことも導波路機構と相まって単−横
モード発振させるのに好都合である。
めメサの中央部以外にはP−n−P−n構造が形成され
、従って活性層の発光領域のみに、かつ横基本モードに
最も大きな利得を与える第1図に示したW2の幅で注入
が行なわれる。このことも導波路機構と相まって単−横
モード発振させるのに好都合である。
第1図は、本発明の埋め込み型半導体レーザの一実施例
の断面図、第2図(a) 、 (b) 、 (C) 、
(d)は本発明の半導体レーザの製造工程図である。 図中、1・・・・・・半導体基板、3,5・・・・・・
クラッド層、4・・・・・・活性層、20・・・・・・
第2の半導体層、30・・・・・・第1の半導体層、2
00・・・・・・5in2ストライプである。
の断面図、第2図(a) 、 (b) 、 (C) 、
(d)は本発明の半導体レーザの製造工程図である。 図中、1・・・・・・半導体基板、3,5・・・・・・
クラッド層、4・・・・・・活性層、20・・・・・・
第2の半導体層、30・・・・・・第1の半導体層、2
00・・・・・・5in2ストライプである。
Claims (1)
- 半導体基板上に活性層より禁制帯幅が大きい第1の半導
体層を活性層と禁制帯幅が同じかあるいはそれより小さ
な第2の半導体層により側面からはさみ込んだ構造を有
するメサを設け、このメサの上部とメサ下部でとぎれた
活性層を有するダブルヘテロ構造を前記メサを含む基板
上に設けたことを特徴とする埋め込み型半導体レーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23453784A JPH0632338B2 (ja) | 1984-11-07 | 1984-11-07 | 埋め込み型半導体レ−ザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23453784A JPH0632338B2 (ja) | 1984-11-07 | 1984-11-07 | 埋め込み型半導体レ−ザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61112394A true JPS61112394A (ja) | 1986-05-30 |
JPH0632338B2 JPH0632338B2 (ja) | 1994-04-27 |
Family
ID=16972577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23453784A Expired - Lifetime JPH0632338B2 (ja) | 1984-11-07 | 1984-11-07 | 埋め込み型半導体レ−ザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0632338B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04120788A (ja) * | 1990-09-11 | 1992-04-21 | Sharp Corp | 半導体レーザ装置 |
-
1984
- 1984-11-07 JP JP23453784A patent/JPH0632338B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04120788A (ja) * | 1990-09-11 | 1992-04-21 | Sharp Corp | 半導体レーザ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0632338B2 (ja) | 1994-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
JP2564813B2 (ja) | A▲l▼GaInP半導体発光素子 | |
JPS61112394A (ja) | 埋め込み型半導体レ−ザ | |
JPH0552676B2 (ja) | ||
JP2006245137A (ja) | 半導体光素子 | |
JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
JPS60223186A (ja) | 埋め込み構造半導体レ−ザ | |
JPH03104292A (ja) | 半導体レーザ | |
JPS5856992B2 (ja) | 半導体レ−ザ装置 | |
US4358850A (en) | Terraced substrate semiconductor laser | |
JPH0373584A (ja) | 半導体レーザ装置 | |
JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
JPS6062177A (ja) | 半導体レ−ザ | |
JPH0410705Y2 (ja) | ||
JPH0685389A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH05183231A (ja) | 半導体レーザー及びその製造方法 | |
JPS60145691A (ja) | 半導体レ−ザ | |
JPH01152789A (ja) | 半導体レーザ装置およびその製造方法 | |
JPS60187084A (ja) | 埋め込み構造半導体レ−ザ | |
JPS60187083A (ja) | 半導体レ−ザ | |
JPH04321291A (ja) | 半導体レーザ | |
JPS56124288A (en) | Single transverse mode semiconductor laser | |
JPH02174287A (ja) | 半導体レーザー | |
JPH02213183A (ja) | 半導体レーザおよびその製造方法 |