JP2006245137A - 半導体光素子 - Google Patents

半導体光素子 Download PDF

Info

Publication number
JP2006245137A
JP2006245137A JP2005056520A JP2005056520A JP2006245137A JP 2006245137 A JP2006245137 A JP 2006245137A JP 2005056520 A JP2005056520 A JP 2005056520A JP 2005056520 A JP2005056520 A JP 2005056520A JP 2006245137 A JP2006245137 A JP 2006245137A
Authority
JP
Japan
Prior art keywords
active layer
layer
semiconductor optical
mode
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005056520A
Other languages
English (en)
Other versions
JP4424223B2 (ja
Inventor
Junichi Hashimoto
順一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005056520A priority Critical patent/JP4424223B2/ja
Priority to US11/363,264 priority patent/US7615791B2/en
Publication of JP2006245137A publication Critical patent/JP2006245137A/ja
Application granted granted Critical
Publication of JP4424223B2 publication Critical patent/JP4424223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/14Semiconductor lasers with special structural design for lasing in a specific polarisation mode
    • H01S2301/145TM polarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 偏波依存性を低減可能な半導体光素子を提供する。
【解決手段】 本発明の一実施形態に係る半導体光素子は、第1導電型の下部クラッド層と、第2導電型の上部クラッド層と、下部クラッド層と上部クラッド層の間に設けられた活性層とを備えている。下部クラッド層は、活性層における光の導波方向に延びる第1の領域と、該第1の領域の両側に設けられた第2の領域とを有している。活性層は、第1の領域に支持されている。TEモードの利得とTMモードの利得とが実質的に等しくなるように、活性層の層厚が、導波方向において変化している。
【選択図】 図1

Description

本発明は、半導体光素子に関するものである。
半導体光素子には、上下のクラッド層間にバルク構造の活性層が設けられているタイプのものがある。このタイプの従来の半導体光素子として、TEモードとTMモードに対する光閉じ込め係数を同等にして、増幅特性の偏波依存性を低減するために、活性層がメサ状とされ、当該活性層の光の導波方向に交差する断面形状が正方形状になるように設計された半導体光増幅素子が知られている。かかるタイプの半導体光増幅素子は、例えば、T. Ito et al., OECC'97, PDP101, pp2-3,1997. に開示されている。
T. Ito etal., OECC'97, PDP101, pp2-3, 1997.
ところで、上述した従来の半導体光増幅素子の活性層は、当該活性層に対する加工ダメージが少ないウェットエッチングによってメサ状に加工される場合が多い。
しかしながら、ウェットエッチングは等方性のエッチングであるので、活性層にサイドエッチが加わる。したがって、活性層の側面形状を正方形状に加工することが困難であった。その結果、TEモードとTMモードの光閉じ込め係数にずれが生じ、TEモードの増幅特性とTMモードの増幅特性との差が大きくなり、半導体光増幅素子の偏波依存性を低減することが困難であった。また、高次モードの発生を抑制し、且つ充分な偏波無依存化を図るためには、例えば特開2000−244074号公報に記載のように、バルク活性層の断面の幅を0.5μm程度に狭め、且つその寸法を±0.1μmといった高精度で加工する必要がある。しかしながら、ウェットエッチングの場合、エッチング溶液の温度、濃度、薬品の混合比等の微妙な変動により、エッチングレートが製造毎に変動しやすく、また、ウェハの中央部と周辺部とにおけるエッチング溶液の攪拌速度の差等に起因して、ウェハ面内においてもエッチングレートが一定になりにくい。したがって、ウェットエッチングでは、上記のような活性層幅の高精度の加工を、再現性や均一性良く行うことが困難であった。
そこで、本発明は、偏波依存性を低減可能で、且つ従来構造に比べて製造が容易な半導体光素子を提供することを目的としている。
本発明の半導体光素子は、第1導電型の下部クラッド層と、第2導電型の上部クラッド層と、活性層とを備えている。活性層は、下部クラッド層と上部クラッド層の間に設けられている。下部クラッド層は、活性層における光の導波方向に延びる第1の領域と、該第1の領域の両側に設けられた第2の領域とを有している。活性層は、第1の領域に支持されている。この活性層の層厚は、光のTEモードの利得(TEモードが半導体光素子を通過する際に得る全利得)とTMモードの利得(TMモードが半導体光素子を通過する際に得る全利得)とが実質的に等しくなるように、上記導波方向において変化している。
この半導体光素子では、活性層の層厚が導波方向において変化している。したがって、活性層は、導波方向において、TEモードの利得がTMモードの利得より大きい部分とTMモードの利得がTEモードの利得より大きい部分とを有することができる。これによって、TEモードの利得とTMモードの利得との差を小さくすることができるので、偏波依存性が低減される。かかる構造は、活性層のメサエッチングによることなく、選択成長によって製造可能である。したがって、この半導体光素子は、高い寸法精度、及びウェハ面内での良好な均一性を有し、容易に製造可能である。さらに、活性層の断面が正方形である必要がないので、光ファイバとの結合や増幅特性等を考量して、用途に応じた任意の形状の活性層を用いることが可能となる。したがって、この半導体光素子では、設計の自由度が、従来の構造に比べて増している。
上記半導体光素子においては、活性層の幅が、導波方向において変化してもよい。この構成によれば、TEモードの利得とTMモードの利得との差の低減に、活性層の幅の変化も利用可能である。したがって、半導体光素子の設計の自由度が増す。
上記半導体光素子においては、活性層が圧縮歪み及び引っ張り歪みの一方を受けていてもよい。この構成によれば、光閉じ込め係数の偏波依存性のみならず、材料による利得の偏波依存性をも利用して、偏波依存性の低減を図る構造を設計可能である。したがって、無歪みの活性層を用いた半導体光素子より、設計の自由度が更に増す。
上記半導体光素子においては、上部クラッド層は、下部クラッド層の第2の領域、及び活性層上に設けられていることが好適である。この構成の半導体光素子は、pin接合部と、当該pin接合部の両側にpn接合部を有する。pin接合部は、活性層と下部クラッド層と上部クラッド層とによって構成されている。pn接合部は、pin接合部の両側の上部クラッド層と下部クラッド層とによって構成されている。この構成の半導体光素子では、pin接合部の接合電位(ビルトインポテンシャル)と、pn接合部の接合電位との差を利用することによって、上記pin接合部に電流を閉じ込めることができる。したがって、この構成の半導体光素子には、電流ブロック層の別途の形成が不要である。また、2回の成長工程、即ち、下部クラッド層上への活性層の成長工程と上部クラッド層の成長工程とによって、pin接合部及びpn接合部が形成される。したがって、この半導体光素子は、電流ブロック層の別途の形成のため、3回の成長が必要であり、且つ上記のように活性層の層厚が変動している場合に、その膜厚変動に合わせて電流ブロック層の層厚も変動させるのが困難であった従来の埋め込みヘテロ構造(BH構造)の半導体光素子より、歩留りや再現性、均一性が優れ、低コストに製造可能である。
本発明によれば、偏波依存性を低減可能で、且つ従来構造に比べて製造が容易な半導体光素子が提供される。
以下、図面を参照して本発明の半導体光素子の好適な実施形態である半導体光増幅素子について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る半導体光増幅素子を一部破断して示す斜視図である。図2は、本発明の第1の実施の形態に係る半導体光増幅素子を示す平面図である。図2において、(a)は低反射膜を除いた状態での半導体光増幅素子の一端面を示しており、(b)は低反射膜を除いた状態での半導体光増幅素子の他端面を示している。
図1及び図2に示す半導体光増幅素子10は、第1導電型の下部クラッド層12、活性層14、及び第2導電型の上部クラッド層16を備えている。
下部クラッド層12は、本実施の形態では、n型のクラッド層である。下部クラッド層12は、第1導電型の半導体基板18の一方の主面上に設けられている。この半導体基板18の他方の主面には、例えばAuGeNiからなる下部電極20が設けられている。半導体基板18としては、n型のGaAs基板が例示される。半導体基板18には下部クラッド層12と同じ導電型の不純物が高濃度にドーピングされており、当該半導体基板18は下部電極20とオーミックコンタクトを形成している。
下部クラッド層12は、例えば、GaInP、GaInAsP、AlGaAs、又はAlGaInPから構成される。また、下部クラッド層12には、例えばSiといったn型の不純物がドーピングされている。
下部クラッド層12は、活性層14での光の導波方向(図1に示すY方向)に延びる第1の領域12aと、第1の領域12aの両側に設けられた第2の領域12bとを有している。本実施の形態では、第1の領域12aの幅(図1に示すX方向の長さ)は、一定である。
この第1の領域12aには、活性層14が支持されている。本実施の形態においては、第1の領域12a上に活性層14が設けられている。本実施の形態の活性層14は、バルク構造の活性層であり、無歪み、即ち、半導体基板18と格子整合する材料から構成されている。活性層14は、例えば、GaInNAs、又はGaAsから構成されている。なお、活性層14は、GaAsといった二元混晶から構成されていることが好ましい。二元混晶の活性層14は、成長時における組成揺らぎが無く、容易に製造可能である。
本実施の上部クラッド層16は、p型のクラッド層である。上部クラッド層16は、第2の領域12b上及び活性層14上に設けられている。
上部クラッド層16は、例えば、GaInP、GaInAsP、AlGaAs、又はAlGaInPから構成されている。また、上部クラッド層16には、例えばZn、又はカーボンといったp型の不純物がドーピングされている。
下部クラッド層12及び上部クラッド層16は、その全体又は活性層14の近傍において、Alを含まない材料、例えば、GaInP、又はGaInAsPから構成されていることが好ましい。
下部クラッド層12及び上部クラッド層16が、その全体又は活性層14の近傍においてAlを含まない場合には、下部クラッド層12及び上部クラッド層16の酸化を防止することができる。したがって、下部クラッド層12上に形成する活性層14の良好な結晶性が得られる。また、活性層14上に形成する上部クラッド層16の良好な結晶性、及び上部クラッド層16上に形成するコンタクト層22の良好な結晶性が得られる。また同じく、下部クラッド層12及び上部クラッド層16の酸化が抑制されるので、クラッド層−活性層界面における酸化に起因する結晶欠陥が生じにくい。その結果、半導体光増幅素子10の素子特性や歩留まり、信頼性を大きく向上することが可能となる。
上部クラッド層16上には、コンタクト層22が設けられている。このコンタクト層22上には、上部電極24が設けられている。上部電極24は、例えば、TiPtAuから構成されている。また、コンタクト層22は、例えばGaAsを含んでいる。コンタクト層22には上部クラッド層16と同じ導電型の不純物が高濃度にドーピングされており、当該コンタクト層22は上部電極24とオーミックコンタクトを形成している。
また、半導体光増幅素子10の上記導波方向における一端面及び他端面には、低反射膜26が形成されている。低反射膜26は、両端面における光の反射を低減してレーザ発振を抑え、半導体光増幅素子としての動作を可能とする。この低反射膜26は、例えば、窒化膜によって構成されている。
半導体光増幅素子10には、上部クラッド層16、活性層14、及び下部クラッド層12によって構成されるpin接合部が設けられている。このpin接合部のターンオン電圧は、当該pin接合部におけるpin接合電位によって決定される。このpin接合電位は、主として活性層14のバンドギャップによって決定される。
一方、pin接合部の両側には、上部クラッド層16及び下部クラッド層12によって構成されるpn接合部が設けられている。このpn接合部のターンオン電圧は、pn接合部のpn接合電位によって決定される。このpn接合電位は、上部クラッド層16及び下部クラッド層12のバンドギャップによって決定される。
半導体光増幅素子10においては、上部クラッド層16及び下部クラッド層12のバンドギャップが、活性層14のバンドギャップより大きいので、pn接合電位が、pin接合電位より大きくなっている。半導体光増幅素子10は、この接合電位差を利用することによって、pin接合部に電流(キャリア)を閉じ込めるようになっている。
すなわち、pin接合部のターンオン電圧より大きくpn接合部のターンオン電圧より小さい駆動電圧を印加すると、pin接合部がターンオンして抵抗が低下するが、pn接合部はターンオンに至らないので、依然として高抵抗を維持する。これによって、pin接合部、即ち活性層に電流を閉じ込め、活性層14にキャリアを効率的に注入することが可能となる。
この構成の半導体光増幅素子10には、電流ブロック層の別途の形成が不要である。また、2回の成長工程、即ち、下部クラッド層12上への活性層14の成長工程と上部クラッド層16の成長工程とによって、pin接合部及びpn接合部が形成される。したがって、この半導体光増幅素子10は、電流ブロック層の別途の形成のため、3回の成長が必要であり、且つ本実施の形態のように活性層の層厚が変動している場合に、その膜厚変動に合わせて電流ブロック層の層圧も変動させることが困難であった従来の埋め込みヘテロ構造(BH構造)の半導体光増幅素子より、歩留りや再現性、均一性に優れ、低コストに製造可能である。
また、この半導体光増幅素子10では、活性層14の層厚(図1に示すZ方向の長さ)が、上記導波方向において変化している。本実施の形態では、活性層14の層厚が、上記導波方向における一端面から他端面に向かって増加している。活性層14の層幅(図1に示すX方向の長さ)は、上記導波方向において一定である。この活性層14では、図2における(a)に示すように、一端面においては、層厚より層幅の方が大きくなっている。一方、図2における(b)に示すように、他端面においては、層幅より層厚の方が大きくなっている。
半導体光増幅素子10における、TE及びTMモードに対する利得GTE、GTMは次式(1)及び(2)で表される。
Figure 2006245137


Figure 2006245137


ここで、光増幅素子10の導波方向(y方向)の長さをLとし、一端面の位置をy=0、他端面の位置をy=Lとしている。また、ΓTE(y)、ΓTM(y)は素子10内部の任意のy地点におけるTEモード及びTMモードの光閉じ込め係数であり、gTE(y)、gTM(y)は、同じくy地点における活性層材料で決まる材料利得係数である。上式から明らかなように、各モードが得る全利得は、素子内部の任意の地点において、光閉じ込め係数と材料利得係数の積で表される、局所的なモード利得係数を、素子の一端面(y=0)から他端面(y=L)まで積分した値によって決定される。従って、この積分値がTEモードとTMモードで同等であるようにすれば、両者の利得を実質的に同等とすることが出来る。
本実施の形態では、活性層が無歪のバルク活性層なので、両モードの材料利得係数は同じで、次式(3)に示す関係となる。
Figure 2006245137

一方、長手方向で活性層厚が変動しているため、光閉じ込め係数は両モードで異なる。即ち、両モードの光閉じ込め係数は、次式(4)の関係にある。
Figure 2006245137

具体的には、この活性層14では、層幅は一定だが、層厚が一端面から他端面に行くに従い、増大する。そのため、一端面近傍においては、図2(a)に示すように層厚より層幅の方が大きいが、途中で層厚が層幅に追いつき、他端面近傍においては、図2(b)に示すように逆に層幅より層厚の方が大となっている。従って、活性層14の一端面の近傍の部分では、ΓTE(y)>ΓTM(y)であるが、他端面に向かうにつれてΓTM(y)がΓTE(y)に近づき、他端面の近傍の部分では、ΓTE(y)<ΓTM(y)となる。従って上記のように、モードの局所的な利得係数は、その地点における材料利得係数と光閉じ込め係数の積で決まるので、一端面側近傍ではTEモードの利得の方がTMモードの利得より大であるが、他端面側に信号光が進むにつれて、次第に両者に差がなくなり、ある地点で逆転して、他端側近傍ではTMモードの利得の方が大となる。
そこで、導波方向における活性層厚の変化形状を適宜制御してやれば、一端面に近い、活性層前半部におけるTMモードに対するTEモードの過剰利得分と他端面に近い活性層後半部におけるTEモードに対するTMモードの過剰利得分とを相殺することが出来、(1)式と(2)式における材料利得係数と光閉じ込め係数の積の積分値を同等とすることができる。その結果、この半導体光増幅素子10は、活性層14全体で、TEモードの利得とTMモードの利得とを実質的に等しくすることが可能である。故に、この半導体光増幅素子10では、偏波依存性が低減される。なお、通常の光増幅素子の用途においては、活性層14全体でのTEモードの利得とTMモードの利得の差が約1dB以内であれば、TEモードの利得とTMモードの利得が実質的に等しいとみなすことができる。
また、活性層14の層厚は、導波方向において滑らかに増加している。したがって、活性層14の層厚の変化に起因する反射や散乱を被ること無く、導波光は、除々にモードを変えながら導波方向に進行することができる。故に、活性層14の層厚の変化の素子特性への影響は小さい。
また、その導波方向に垂直な活性層14の断面は幅方向(X方向)に線対称な形状を有しているので、出射ビームの形状も活性層断面の対称の軸に対して線対称なガウスビームとなる。したがって、この半導体光増幅素子10とファイバとの結合は、容易である。
また、活性層14の導波方向に垂直な断面の形状が、従来構造の半導体光増幅素子の活性層のように正方形である必然性が無いので、ファイバとの結合や増幅特性等を考慮して、用途に応じた任意の形状の活性層14を用いることが可能となる。その結果、半導体光増幅素子10の設計の自由度が大幅に増す。
次に、半導体光増幅素子10の製造方法を説明する。図3は、本発明の第1の実施の形態にかかる半導体光増幅素子の製造方法を説明するための図である。図3における(a)〜(f)には、この製造方法における各工程で製造される生産物が示されている。
本製造方法では、まず、半導体基板18上に、下部クラッド層12が形成されることによって、図3における(a)に示す生産物が得られる。下部クラッド層12は、例えば、OMVPE(Organo-Metallic Vapor Phase Epitaxy)を用いた成長によって形成される。
次いで、下部クラッド層12の第2の領域12bにマスク30が形成されることによって、図3における(b)に示す生産物が得られる。このマスク30は、第1の領域12aの縁に沿っており、一端面から他端面に向けてマスク幅が広がっている。
次いで、第1の領域12a上に活性層14が形成されることによって、図3における(c)に示す生産物が得られる。活性層14は、例えば、OMVPEを用いた成長によって形成される。なお、このとき、第2の領域12bのうちマスク30が設けられていない部分にも活性層14と同じ材料からなる層32が形成される。
ここで、結晶成長では、マスク30上に到達した原料はこのマスク30上に堆積すること無く、マスク30の幅方向(図1に示すX方向)に拡散する。拡散した原料は、当該幅方向に位置する下部クラッド層12上で分解、反応して結晶を堆積させる。したがって、第1の領域12aのうち、幅方向に隣接するマスクの幅が広い部分では、マスクの幅が狭い部分より、マスク上に堆積せずに拡散してくる原料の量が多いので、結晶の成長速度が速くなる。その結果、図3(c)に示すように、第1の領域12a上に形成された活性層14の層厚が、一端面から他端面に向かうにつれて増加する。
この結晶成長は、選択成長と称される。選択成長に用いられるマスク30は、高温成長に耐え得る耐熱性があり、且つ、その表面に結晶成長の核形成が生じないものであればよい。例えば、膜形成が容易であり、欠陥が少なく、微細加工が可能なSiNやSiOが、マスク30に用いられる。
次いで、活性層14上にマスク34を形成することによって、図3(d)に示す生産物が得られる。次いで、この生産物から第2の領域12b上の層32がエッチングによって除去される。これによって、図3(e)に示す生産物が得られる。
次いで、マスク30及び34がエッチングによって除去される。さらに、OMVPEを用いて上部クラッド層16、及びコンタクト層22を成長させ、下部電極20、上部電極24を形成し、一端面及び他端面上に低反射膜26を設けることによって、図3(f)に示す半導体光増幅素子10が製造される。但し、内部構造を見やすくするために、図3(f)において、低反射膜26は省略されている。
なお、上記の製造方法では、結晶成長にOMVPEが用いられているが、これに代えて、MBE(Molecular Beam Epitaxy)、LPE(Liquid Phase Epitaxy)、VPE(Vapor Phase Epitaxy)といった種々の結晶成長方法を用いることが可能である。
また、活性層14上に上部クラッド層16の一部を堆積させ、この上部クラッド層16の上に、マスク34を設けてもよい。これによって、マスク形成プロセスのダメージから活性層14を保護することが可能となる。
以上説明した製造方法によれば、エッチングを行なうことなく、メサ状の活性層14が形成される。したがって、本製造方法では、エッチングに起因する活性層の寸法精度のバラツキや加工ダメージが生じない。
また、本製造方法では、活性層14の幅の精度が、マスク30のパターニングの精度に依存するが、EB露光やステッパといった高精度のパターニング装置によってマスク30を高精度に製造することができる。したがって、活性層14の幅は、高精度であり、ウェハ面内における均一性、及び再現性が確保されている。また、活性層14は、OMVPEといった成長方法によって製造されるので、活性層14の層厚も、高精度であり、ウェハ面内での均一性、及び再現性が確保されている。
[第2の実施の形態]
図4は、本発明の第2の実施の形態に係る半導体光増幅素子の断面図である。図4には、光の導波方向に沿う縦断面が示されている。以下、図4に示す半導体光増幅素子10Bについて、半導体光増幅素子10と異なる点を説明する。
半導体光増幅素子10Bの活性層14Bは、光の導波方向(図4に示すY方向)において順に設けられた第1の部分14a及び第2の部分14bを有している。
活性層14Bの幅は、第1の実施の形態の活性層14と同様に一定である。この活性層14Bの第1の部分14aは、一定の層厚を有している。第2の部分14bは、当該第2の部分14bと第1の部分14aとの境界において、第1の部分14aの層厚と同じ層厚を有しており、光の導波方向に進むにつれて増加する層厚を有している。この活性層14Bも、活性層14の場合と同様に、(1)式と(2)式における材料利得係数と光閉じ込め係数の積の積分値を同等として、TEモードの利得とTMモードの利得が実質的に等しくなるように活性層の厚さ方向の形状が制御されている。
この活性層14Bのように、活性層は、層厚が一定の部分と層厚が変化している部分を有していてもよく、TEモードの利得とTMモードの利得が実質的に等しくなっていればよい。
[第3の実施の形態]
図5は、本発明の第3の実施の形態に係る半導体光増幅素子の断面図である。図5には、光の導波方向に沿う縦断面が示されている。以下、図5に示す半導体光増幅素子10Cについて、半導体光増幅素子10と異なる点を説明する。
半導体光増幅素子10Cの活性層14Cは、光の導波方向(図5に示すY方向)において順に設けられた第1の部分14a、第2の部分14b、及び第3の部分14cを有している。
活性層14Cの幅は、第2の実施の形態の活性層14Bと同様に一定である。また、第1の部分14aは、一定の層厚を有している。第2の部分14bは、当該第2の部分14bと第1の部分14aとの境界において、第1の部分の層厚と同じ層厚を有しており、光の導波方向に進むにつれて増加する層厚を有している。第3の部分14cは、当該第3の部分14cと第2の部分14bの境界における層厚と同じ一定の層厚を有している。この活性層14Cも、活性層14の場合と同様に、(1)式と(2)式における材料利得係数と光閉じ込め係数の積の積分値を同等として、TEモードの利得とTMモードの利得が実質的に同等になるように活性層の厚さ方向の形状が制御されている。
この活性層14Cのように、活性層は、層厚が一定の第1の部分と第3の部分の間に、層厚が変化している第2の部分を有していてもよく、TEモードの利得とTMモードの利得が実質的に同等になっていればよい。
[第4の実施の形態]
図6は、本発明の第4の実施の形態に係る半導体光増幅素子を示す図である。図6における(a)には、下部クラッド層上に活性層が設けられた状態の平面図が示されている。図6における(b)には、半導体光増幅素子の光の導波方向に沿った縦断面図が示されている。以下、図6に示す半導体光増幅素子10Dについて、半導体光増幅素子10と異なる点を説明する。
半導体光増幅素子10Dの活性層14Dでは、活性層14と同様に、層厚が、上記導波方向における一端面から他端面に向かって増加するため、TMモードの光閉じ込め係数も一端面から他端面に向かって増加する。また、活性層14Dでは、層幅が、一端面から他端面に向かって減少している。したがって、下部クラッド層12の第1の領域12aの幅も、一端面から他端面に向かって減少している。この層幅の変化に起因して、TEモードの光閉じ込め係数も一端面から他端面に向かって減少する。この活性層14Dも、活性層14の場合と同様に、(1)式と(2)式における材料利得係数と光閉じ込め係数の積の積分値を同等として、TEモードの利得とTMモードの利得が実質的に同等になるように活性層の厚さ及び幅方向の形状が制御されている。
この活性層14Dのように、活性層は、層幅も変化していることが好適である。即ち、活性層の層厚のみが変化している第1〜第3の実施の形態においては、層厚の変化により、TMモードの光閉じ込め係数の変化のみを利用することによって、活性層におけるTEモードの利得とTMモードの利得を実質的に等しくしている。一方、活性層の幅も変化している活性層14Dでは、層厚変化に起因するTMモードの光閉じ込め係数の変化に加えて、層幅変化に起因するTEモードの光閉じ込め係数の変化も利用することによって、TEモードの利得とTMモードの利得を実質的に等しくすることが可能である。したがって、この活性層14Dを用いることによって、活性層の幅方向の変化も偏波依存性低減に利用できるので、半導体光増幅素子の設計の自由度を更に増すことが可能である。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることができることは、当業者によって認識される。本発明は、実施の形態に開示された特定の構成に限定されるものではない。
例えば、活性層は、圧縮歪み又は引っ張り歪みの一方を受けていてもよい。バルク構造の活性層は層厚が大きいので、大きな歪みは導入できないが、小さい歪みであれば、ミスフィット転位等を生じず、良好な結晶性を維持することができる。無歪の活性層の場合には、(3)式に示したように、材料に依存する利得(材料利得)の偏波依存性は無いが、歪を導入した場合には偏波依存性が生じる。圧縮歪みの場合には、TEモードの材料利得がTMモードの材料利得より大きくなり、引っ張り歪みではTEモードの材料利得がTMモードの材料利得より小さくなる。このような歪みを導入したバルク活性層を用いれば、偏波依存性低減化の設計に閉じ込め係数の偏波依存性だけでなく、歪量に応じて変化する材料利得の偏波依存性も利用できるようになるので、無歪の活性層を用いる場合に比べて、設計の自由度が増し、構造最適化がより容易になるという利点がある。なお、活性層の材料として半導体基板18より格子定数が大きい材料を用いることによって、活性層に圧縮歪みを与えることができる。一方、活性層の材料として半導体基板18より格子定数が小さい材料を用いることによって、活性層に引っ張り歪みを与えることができる。
また、上述の実施の形態では、活性層がバルク構造になっているが、活性層は単一または多重の量子井戸構造であってもよい。量子井戸構造の場合に、活性層は、例えばGaInNAsを含む井戸層、及びGaNAs又はGaAsを含む障壁層を有することができる。量子井戸構造の場合も、材料利得の偏波依存性があり、無歪や圧縮歪みの場合には、TEモードの材料利得がTMモードの材料利得より大きくなり、引っ張り歪みではTEモードの材料利得がTMモードの材料利得より小さくなる。従って、量子井戸活性層を用いれば、上記歪バルク活性層の場合と同様に、偏波依存性低減化の設計に閉じ込め係数の偏波依存性だけでなく、材料利得の偏波依存性も利用できるようになるので、無歪の活性層を用いる場合に比べて、設計の自由度が増し、構造最適化がより容易になるという利点がある。
また、上述の実施の形態には、上下のクラッド層と活性層のバンドギャップ差を利用してメサ状の活性層領域に電流狭窄を行う構造が採用されているが、他の任意の電流狭窄構造が採用されてもよい。具体的には、上部クラッド層を凸型リッジ形状に加工し、その側面を絶縁膜で覆って電流狭窄するリッジストライプ構造を採用可能である。また、同じくリッジ構造ではあるが、リッジ部側面を絶縁膜の代わりに半導体で埋め込んで電流狭窄した埋め込みリッジストライプ構造、さらには、BH構造等が採用されてもよい。
また、上述の実施の形態では、結晶成長の下地として、半導体基板が採用されているが、例えば異種基板上に形成された半導体層が下地に採用されてもよい。具体的には、Si基板上に形成されたGaAs半導体層等を用いることが可能である。この場合には、異種基板の使用が可能となり、設計の自由度が増し、さらに、異種基板上に作製される光、及び電子デバイスとの集積が容易となる。
また、上述の実施の形態では、下部クラッド層上に形成したマスクを用いて選択成長が行なわれているが、半導体基板上に、又は活性層の下に存在する任意の層上に形成したマスクを用いて、同様の選択成長を行うことが可能である。
また、上述の実施の形態は、本発明を半導体光増幅素子に適用したものであるが、本発明は、半導体光増幅素子に限られるものではなく、例えば、発光ダイオードや半導体レーザ、電解吸収型光変調素子、マッハツェンダー型光変調素子、光導波路、及びこれらを集積した素子への適用も可能である。これら全ての半導体光素子に本発明を適用することによって、歩留まりや再現性、均一性、信頼性に優れ、且つ偏波依存性を低減可能な半導体光素子を提供することが可能である。
したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1は、本発明の第1の実施の形態に係る半導体光増幅素子を一部破断して示す斜視図である。 図2は、本発明の第1の実施の形態に係る半導体光増幅素子を示す平面図である。 図3は、本発明の第1の実施の形態にかかる半導体光増幅素子の製造方法を説明するための図である。 図4は、本発明の第2の実施の形態に係る半導体光増幅素子の断面図である。 図5は、本発明の第3の実施の形態に係る半導体光増幅素子の断面図である。 図6は、本発明の第4の実施の形態に係る半導体光増幅素子を示す図である。
符号の説明
10…半導体光増幅素子、12…下部クラッド層、12a…第1の領域、12b…第2の領域、14…活性層、16…上部クラッド層、18…半導体基板、20…下部電極、22…コンタクト層、24…上部電極、26…低反射膜。

Claims (4)

  1. 第1導電型の下部クラッド層と、
    第2導電型の上部クラッド層と、
    前記下部クラッド層と前記上部クラッド層の間に設けられた活性層と、
    を備え、
    前記下部クラッド層は、前記活性層における光の導波方向に延びる第1の領域と、該第1の領域の両側に設けられた第2の領域とを有しており、
    前記活性層は、前記第1の領域に支持されており、
    TEモードの利得とTMモードの利得とが実質的に等しくなるように、前記活性層の層厚が、前記導波方向において変化している、
    半導体光素子。
  2. 前記活性層の幅が、前記導波方向において変化している、請求項1に記載の半導体光素子。
  3. 前記活性層は、圧縮歪み及び引っ張り歪みの一方を受けている、請求項1又は2に記載の半導体光素子。
  4. 前記上部クラッド層は、前記第2の領域、及び前記活性層上に設けられている、請求項1〜3の何れか一項に記載の半導体光素子。

JP2005056520A 2005-03-01 2005-03-01 半導体光素子 Expired - Fee Related JP4424223B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005056520A JP4424223B2 (ja) 2005-03-01 2005-03-01 半導体光素子
US11/363,264 US7615791B2 (en) 2005-03-01 2006-02-28 Semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005056520A JP4424223B2 (ja) 2005-03-01 2005-03-01 半導体光素子

Publications (2)

Publication Number Publication Date
JP2006245137A true JP2006245137A (ja) 2006-09-14
JP4424223B2 JP4424223B2 (ja) 2010-03-03

Family

ID=36969895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005056520A Expired - Fee Related JP4424223B2 (ja) 2005-03-01 2005-03-01 半導体光素子

Country Status (2)

Country Link
US (1) US7615791B2 (ja)
JP (1) JP4424223B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680383B1 (en) * 2008-08-26 2010-03-16 Massachusetts Institute Of Technology Semiconductor-based broadband modulators
TWI680601B (zh) * 2018-07-16 2019-12-21 友達光電股份有限公司 發光元件、顯示裝置及發光元件與顯示裝置的製造方法
CN113161463B (zh) * 2021-03-01 2023-04-07 武汉光迅科技股份有限公司 一种斜腔芯片结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129473A (ja) 1983-01-14 1984-07-25 Toshiba Corp 半導体レーザ装置の製造方法
JPH02253682A (ja) * 1989-03-27 1990-10-12 Mitsubishi Electric Corp 半導体レーザ
JPH10154841A (ja) 1996-09-26 1998-06-09 Nippon Telegr & Teleph Corp <Ntt> 偏波制御半導体レーザ形光増幅素子
JP4789320B2 (ja) * 2000-12-01 2011-10-12 富士通株式会社 半導体光増幅器
JP3516032B2 (ja) * 2001-03-19 2004-04-05 独立行政法人通信総合研究所 光周波数変換装置
US6671086B1 (en) * 2002-02-19 2003-12-30 Finisar Corporation Semiconductor optical amplifiers with broadened gain spectrum
US6891666B2 (en) * 2003-03-11 2005-05-10 Fox-Tek, Inc. Semiconductor optical amplifier with electronically controllable polarization dependent gain

Also Published As

Publication number Publication date
US7615791B2 (en) 2009-11-10
US20060202212A1 (en) 2006-09-14
JP4424223B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
EP0704913B1 (en) Optical semiconductor device and method of fabricating the same
US5400354A (en) Laminated upper cladding structure for a light-emitting device
US7405421B2 (en) Optical integrated device
JPH07122816A (ja) 半導体量子井戸型レーザ及びその製造方法
JPH0646669B2 (ja) 半導体レ−ザ及びその製造方法
EP1187277A2 (en) Laser diode and fabrication process thereof
JPH07183618A (ja) 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
US5271028A (en) Semiconductor laser device
JP4424223B2 (ja) 半導体光素子
JP2006245136A (ja) 半導体光素子
US4602371A (en) High output semiconductor laser device utilizing a mesa-stripe optical confinement region
US7957442B2 (en) Semiconductor optical device
JP2005051124A (ja) 面発光型半導体素子
JP3242958B2 (ja) 光半導体素子
JP2001057459A (ja) 半導体レーザ
JPH09199791A (ja) 光半導体装置およびその製造方法
JP2005286198A (ja) 光集積素子
JP4192324B2 (ja) 半導体レーザ素子およびその製造方法
JPH0474488A (ja) 半導体レーザ装置およびその製造方法
JP5025898B2 (ja) 半導体レーザ素子の製造方法
US6717186B2 (en) Semiconductor laser device
JP2005286196A (ja) 光集積素子
JP2001168470A (ja) 半導体光素子の作製方法及び半導体光素子
JPH0685389A (ja) 半導体レーザ素子およびその製造方法
JP2001077466A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4424223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees