JPS61107727A - 半導体装置に金属コンタクト・スタツドを形成する方法 - Google Patents

半導体装置に金属コンタクト・スタツドを形成する方法

Info

Publication number
JPS61107727A
JPS61107727A JP60156210A JP15621085A JPS61107727A JP S61107727 A JPS61107727 A JP S61107727A JP 60156210 A JP60156210 A JP 60156210A JP 15621085 A JP15621085 A JP 15621085A JP S61107727 A JPS61107727 A JP S61107727A
Authority
JP
Japan
Prior art keywords
metal
stud
contact
polyimide
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60156210A
Other languages
English (en)
Other versions
JPH0548617B2 (ja
Inventor
ジヨン・ロバート・ガーリー
ジヨージ・リチヤード・ゴス
トーマス・アドリアン・ハンセン
ロバート・トーマス・ヴイレツト、ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61107727A publication Critical patent/JPS61107727A/ja
Publication of JPH0548617B2 publication Critical patent/JPH0548617B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、童業上の利用分野 本発明は一般に高性能ＶＬＳＩ半導体チップの製造方法
に関し、さらに具体的にはポリイミドが充填された深い
溝で絶縁された装置、代表的にはＮＰＮ）ランジスタの
第１のレベルの金属と所望の領域間に金属コンタクト・
スタッド（植込み部分）を形成する剥離方法に関する。
Ｂ、開示の概要 本発明に従いＮＰＮ縦型バイポーラ・トランジスタの如
き半導体装置の領域と第１のレベルの金雲間の金属の装
置のコンタクト・スタッド（植込み）を形成する方法が
与えられる。スタッドは（ペースもしくはコレクタの様
な）コンタクト領域と隣接するポリイミドで充填された
溝の両方に重なっている。本発明の方法は次の段階より
成る。
（ａ）　　剥離マスクを付着し、上記コンタクト領域及
び隣接する溝を、充填ポリイミドを浸食しない様に露出
する。
（ｂ）　　全構造体上にスタッド形成金属を一様に付着
する。
（ｃ）　　上記マスク及び重なった金属を剥離する。
（ｄ）　　略スタッドの高さに等しい第２の絶縁層を全
構造体上に一様に付着する。
（ｅ）　　一番高いコンタクト・スタッドの一番上の表
面を露出する迄上記第２の絶縁層を除去する。
（ｆ）　　スタッド金属及び第２の絶縁層を研摩し、次
、　　　　　　のバーンナリゼーションのための略平坦
な構造体を与える。
Ｃ０従来技術 進歩したバイポーラ・トランジスタの様な半導体装置は
浅い接合と関連したポリシリコンのペース・コンタクト
を使用して製造されている。さらに集積度が高い場合に
はポリイミドが充填された深い溝を広く使用する傾向が
ある。
ポリシリコンのペース・コンタクトによってＣｃｂ及び
Ｒ，ｆが減少されるとはいえ、マスク・スライス構造に
追加の階段部（０，７μｍ）を付けなければならない。
さらにポリイミドで充填された深い溝で絶縁された装置
の標準の製造技術は一般に溝の幅を最小にしてしまう。
所謂第ルベルの金属技術を使用した通常の冶金技術では
（第ルベルの金属の基板に対する）金属ランド・キャパ
／タンスを増大する。この技術は又絶縁溝の急な段階部
の金属（縁のカバー）を薄くし、第ルベルの金属導体が
薄い電界誘電体上に存在する時に寄　　　　　　□；生
ＦＥＴが形成されるという大きな技術上の問題が生ずる
。
他の一般に知られた冶金技術はスタッド技術を使用して
いる。この問題に関する論文は豊富で、例えば１９７７
年３月刊アイ・ビー・エム・テクニカル・ディスクロー
ジャ・バレテイン第１９巻、第１Ｏ号、第３７３２頁の
シー・イー・ベンジャミン著「集積回路の高電流内部コ
ンタクト構造」（”Ｈｉｇｈ　　　ｃｕｒｒｅｎｔ　　
　１ｎｔｅｒｎａｌ　　　ｃｏｎｔａｃｔｓｔｒｕｃｔ
ｕｒｅ　　ｆｏｒ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕ
ｉｔｓ　”ｂｙ　Ｃ，Ｅ、　　Ｂｅｎｊａｍｉｎ　　ａ
ｎｄ　ｐｕｂｌｉｓｈｅｄ　　１ｎｔｈｅ　　ＩＢＭ　
Ｔｅｃｈｎｉｃａｌ　　ＤｉｓｃｌｏｓｕｒｅＢｕｌｌ
ｅｔｉｎ、　　ｖｏｌ、１９、Ｎｏ、　１０　ｍａｒ、
ｃｈ１９７７、ｐａｇｅ　　３７３２　）　　があげら
れる。
この論文に従えば、金属スタッドがケイ素ウェハをマス
クしている熱的２酸化シリコン層中の個々のコンタクト
開孔上に先づ形成され、次に第ルベルの金属が異なるホ
トリングラフィ方法を使用して付着されている。
しかしながら、従来のスタッド・コンタクト技術のどれ
もポリイミドが充填された深い溝による絶縁技術に従う
半導体装置に向けられていない。
標準の酸素反応性イオン・エツチング（Ｒ，Ｉ　Ｅ　）
はこの技術に直ちには使用出来ない。それはポリイミド
の充填体を侵食するからである。さらに金ＩＲＩＥもし
くはウェット・サブエッチ方法を使用するコンタクト・
スタンド形成方法は（この型のエツチングの異方性のた
めに）夫々残留金属レールもしくは過度のプロセス上の
かだよシを生ずる。
さらに不整置の問題をなくして密度を増大するためにコ
ンタクト領域及びこれに隣接する溝の表面に重なる金属
コンタクト・スタッドを与えるという問題については現
在迄論及したものはない。
Ｄ１発明が解決しようとする問題点 本発明の目的はポリイミドの完全性に致命的影響を与え
ないポリイミドが充填された深い溝で絶縁された装置の
第ルベルの金属及び所望のコンタクト領域間に金属コン
タクト・スタッドを形成する方法を与える事にある。
本発明に従えば、ポリイミドが充填された深い溝で絶縁
された装置（例えば、バイポーラＮＰＮ縦型トランジス
タ）の溝に隣接する所望の領域（例えば、ベース及びコ
レクタ領域）に金属コンタクト・スタッドを形成する方
法が与えられる。
本発明に従えば、装置の信頼性を増大するためにスタッ
ド及びコンタクト領域間に金属拡散障壁を集積する段階
を含むポリイミドが充填された深い溝で絶縁された装置
の第ルベルの金属及び所望のコンタクト領域間に金属コ
ンタクト・スタッドを形成する方法が与えられる。
本発明に従えば、アルゴンで研摩して実質上平坦な構造
体を与える段階を含む、ポリイミドで充填された深い溝
で絶縁された装置の第ルベル金属及び所望のコンタクト
領域間に金属コンタクト・スタッドを形成する方法が与
えられる。
本発明に従えば、一方で第ルベルの金属の基板に対する
キャパシタンスが減少し、他方溝の充填材料のエッチ・
バックによる変動による金属が薄くなる事、及び薄い電
界誘電体薄膜上を走る第ルベルの金属に関連する寄生Ｆ
ＥＴＱ問題をなくした、ポリイミドが充填きれた深い溝
で絶縁された半導体装置の第ルベル金属及び所望の金属
コンタクト間に金属コンタクト・スタッドを形成する方
法が与えられる。
Ｅ１問題点を解決するだめの手段 本発明は能動もしくは受動半導体装置の所望のコンタク
ト領域に、ポリイミドが充填された深い溝と完全に両立
可能な金属コンタクト・スタッドを形成する方法である
。第１の金属相互接続は装置に直接でなく金属スタッド
になされる。従って、第ルベルの金属ランドは窒化シリ
コン、スパッタされた２酸化ケイ素及びその組合せ、ポ
リイミド等の様な絶縁材料の均一な、比較的厚い（１０
乃至２．０μｍ）誘電体層上を走る。
標準の製造方法が溝の充填及びエッチ・バンク段階が完
了する迄使用きれる。
本発明の方法は次の段階より成る。
（ａ）　　剥離マス、りを付着し、有機充填材料を侵食
しない様に溝に隣接する少なく共一つのコンタクト領域
を含む所望の領域を露出する。
（ｂ）　　全構造体上にスタッド形成金属を一様に付着
する。
（ｃ）　　剥離マスク及び上の金属を剥離する。
（ｄ）　　全構造体上にスタッドの高さに略等しい原爆
の第２の誘電体層を一様に付着する。
（ｅ）　　第２の誘電体層を最高のコンタクト・スタッ
ドの最上部表面が露出する迄除去する。
（ｆ）　　金属及び第２の誘電体層の両方を研摩して略
平坦な構造体を与え、次のパーソナリゼイションに備え
る。
次に平坦な構造体上に任意の標準のパーソナリゼインヨ
ン方法を使用して３つ以上のレベルの相互接続体を形成
して個性化を完了する。もし望まれるならば、半導体装
置の上記領域と金属スタッドの間に金属拡散障壁をつく
って、上記方法で金属スタンドが効率的に簡単に集積出
来る様にする事が出来る。
Ｆ、実施例 次の説明で本発明は形成される唯一つの能動装置がバイ
ポーラ・トランジスタであり、絶縁がポリイミドで充填
はれた深い溝によって与えられている標準の進歩した集
積回路の製造を参照して説明はれる。勿論本発明の他の
実施例も実現可能な事は明らかであろう。
ポリイミド充填／エツチング段階迄は通常のバイポーラ
半導体製造方法が使用されるので、最初の従来の処理段
階については簡単に説明する。
第２回は非制限的実施例とし、て、ポリイミドで充填さ
れた深い溝によって絶縁された縦型ＮＰＮバイポーラ・
トランジスタを示している。ダイオード及び抵抗器の様
な他の装置も与える事が出来るが、説明を簡単にするた
めに図示きれていないっトランジスタ構造体１０はｐ−
ホウ素添加基板１１及びその上の一様なＮ＋サブコレク
タ１２及びＮ−エピタキシャル層１３を有する。エピタ
キシャル層１３中にはＮ十貫通１１４．ｐベース領域１
５及びＮ＋エミッタ領域１６を含む。構造体は夫々１７
及び１８で示されだＳｉＯ□（約３００ｎｍ）及びＳｉ
３Ｎ４　（約１００　ｎｍ）の合成絶縁啜で安定化され
ている。前の処理段階中のチップの熱的履歴を表わす両
層の厚さの不規則性は簡嚇のために示されていないつ窒
化ケイ゛素層は溝の側壁の酸化中に最上部の表面を保護
する酸化障壁マスクとして働くっ溝１９は構造体を通っ
て基板１１に達している。周知の如く、溝は能動装置も
しくは受動装置が形成されるエピタキシャル層の一部の
絶縁ポケットを画定する。
熱的に成長したＳｉＯ□層２０　（５０乃至１５０ｎｍ
）及び化学蒸着Ｓｉ３Ｎ、層２１が溝の側壁を覆ってい
る。溝の底にはチャンネル・ストッパ２２があって２つ
の隣接するポケットのサブコレクタ間のチャンネルの反
転によって生ずる望ましくない効果を防止している。
第２回の２３で示された様に溝１９はポリイミドの様な
有機絶縁材料で充填されている。すべての必要なコンタ
クト開孔は合成ＳｉＯ□／Ｓｉ３Ｎ、ｌｉｔを通してエ
ツチングされる。構造木１０のベース、エミッタ及びコ
レクタ領域のコンタクト開孔は夫々２４．２５及び２６
で示されている。相互接続を改良するために、これ等の
コンタクト領域には白金−シリサイド（ｐｔ−ｓｉ）が
形成されるのが普通である。この段階でポリイミドが充
填された溝１９の最上部の表面が露出される事を理解さ
れたい。コンタクト領域が溝に接する位置の形状は前の
エッチ・パック段階で決定される。この後の処理は次の
本発明の段階に従って行われる。
〔コンタクト・スタッド・マスクの形成（第３図）〕 下のポリイミドを侵食しないで所望のスタッド開孔パタ
ーンを画定する特別な剥離方法が開発された。先づウェ
ルはアセトン中で５分間清浄にされ、次に水洗されて、
乾燥されたウヘキサ・メルチル・ジシラザン（ＨＭＤＳ
）の様な付着促進剤が付着され１６０℃で３０分加熱さ
れた。１％の　　　　　　′：イミダゾールを含むジア
ゾレジストＡＺ１３５０Ｊの様なホトレジストが構造体
上に付着され、３０μｍの厚さの層２７が形成された。
ウエノ・は８０℃で３０分間加熱され、次に所望のパタ
ーンに露光されたつ９０℃で２０分間露光後加熱を行な
った後、ホトレジストを選択的に除去するがポリイミド
とは反応しない像剥離剤を使用して像が現像された。０
．０９５　Ｎの水酸化カリウム（ＫＯＨ）溶液が適して
いる。コンタクト領域を完全にきれいにり、マスクの側
壁に金属の付着を確実にする様なアンダーカットある様
に図示された如く負の傾きを示す様に過度の現像が必要
である。ポリイミドはエッチ・ストッパとして働く。
〔金属スタッド層の付着（第４図）〕 この段階は装置のコンタクト・スタンド金属層の付着に
向けられる。好ましい実施例ではより良い装置のコンタ
クトを与えるために金属拡散障壁が与えられる。ウエノ
・は例えば緩衝ＨＦ（４０：１）中で２０秒間予備洗浄
され、水°洗されて乾燥された。基板を加熱する事な（
（＜１００℃）基板上に水によって送り出をれるＣｒ−
ＡＬ−Ｃｕが蒸着された。Ｃｒの障壁が与えられる。他
の一般に知られた蒸着金属障壁も使用される。剥離マス
クのりフローを避けるために金属の蒸着温度は１００℃
に等しいか、以下である様に制御しなければならない。
推賞される各薄膜の厚さはＣｒ２Ｏ３障壁１４０ｎｍ、
ｋｌ−Ｃｕ　　スタッド２１００　ｎｍである（ホトレ
ジストの厚さは３０００　ｎｍである）。この段階の結
果の構造体は第４図に示されている。図から金属層２’
ｓけバイポーラ・トランジスタ構造体１０のベース、エ
ミッタ及びコレクタ領域に装置コンタクトを４芽−でい
る事が明らかであろう。
〔コンタクト・スタッド金属の一部の剥離（第５図）〕 ウェハは１３５℃のＮ−メチル−ピロリドン（ＮＭＰ）
もしくは任意の他の適切な溶μ浴中に浸漬され、２分間
かきまぜられた。次にウエノ・は相継いで１０分間アセ
トン中に浸漬され、１５分間９８℃のレジスト剥離剤Ｊ
１００（テキサス州、リチャービソン市、インダスト−
アール・アイ−ケミカル・ラボラトリ株式会社：　Ｉｎ
ｄｕｓｔ−Ｒ，Ｉ−Ｃｈｅｍｉｃａｌ　　Ｌａｂｏｒａ
ｔｏｒｙ　　　Ｉｎｃ、。
Ｒｉｃｈａｒｄｓｏｎ、　　Ｔｅｘａｓ　　によって販
売されている溶媒）に浸漬され、１０分間アセトン中に
浸漬された。次にウェハは水洗され、スピン乾燥された
。装置コンタクト・スタッドを除くすべての金属が剥離
マスクと共に除去されたつ 第５図から明らかな様にコンタクトには２種類ある。即
ちエミッタとの正規のコンタクト、及び溝と接するベー
ス及びコレクタとのはみ出しコンタクトである。後者の
コンタクトの場合、スタッドは部分的に隣接するポリイ
ミドが充填された溝と部分的に重畳している。この結果
、ウェハ中に集積される装置の密度が著１．〈増大し、
さらに不整置の見地からより公差の寛大なプロセスが得
られるっ 〔スタンドのからやき〕 剥離化学剤により溝のポリイミドに吸着した溶媒を加熱
乾燥するためには２３０℃で３０分間からやきを行う事
が推賞される。
（ＳｉＯ□のスパッタリング付着（第６図）〕２酸化ノ
リコンの様な絶縁材料の層か付着されて、スタッドの高
さく約２．２μｍ）に近い厚さの層にされる。ウニ・・
は炉中で４００℃の温度で３０分間加熱きれ、ポリイミ
ドの最上部の表面（２０−３０ｎｍ）が灰化によって除
去された。標準の１３．６　ＭＨｚの装置中で２６００
　ｎｍの厚さを有する５ＩＯ２の１２９がスパッタ付着
され、第６図に示された様にスタッドの上に尖頭を有す
る不規則な表面の構造体が得られた。
〔ホトレジストの付着（第７図）〕 この段階の目的は絶縁体の形状を略平らにした後に一番
高いコンタクト・スタッドの一番上の表面を露出きせる
事にある。ウエノ・け５分間アセトン中で予備洗浄され
脱イオン水中で水洗され、スピン乾燥され、１６０℃の
炉中で、３０分間加熱乾燥された。ＡＺＩ　３５０Ｊ　
（５：　１に希釈）ホトレジスト材料が付着され、第７
図に示された如き２１０００ｍの厚さの層３０が形成さ
れ、上述の条件と同じ条件で再び加熱乾燥された。ホト
レジストけ５ｉｎ２と同じ割合でエツチングされる。
この点でＡＺ１３５０Ｊは適しているが、ポリイミドの
様な他の材料も使用出来る。
〔ホトレジストのエッチ・バック（第８図）〕ウウニが
プラズマ・エツチング装置中に導入てれる。好ましいエ
ツチング気体はＣＦ４及びｏ２（８％）の混合体である
っ動作パラメータは次の通りである。
流量　　５　Ｑ　ｓｃｃ／分 圧力　　１００１１ｍ 電力　　１３５０ワツト この様なパラメータによってレジスト及び５１ｏ２の除
去率は等しくなる。結果の構造体は第８図に示されてい
るう図から明らかな様に、スタッドの最上部は一部だけ
が露出し７ている。
〔最終アルゴン研摩（第１図）〕 平坦性を増すために追加のステップが付は加えられる。
この平坦化はアルゴンの雰囲気を有するラインバーブ（
Ｒ，ｅｉｎｂｅｒｇ　）型の平行板スパッタ・エツチン
グ装置中で、次の条件で行われるつ電力　　　　２００
０ワツト 圧力　　　２５μｍ 流量　　　１００ｓｃｃ／分 電力密度　０．７５ワツト／ｃＡ 石英電樺の使用が推賞されるっＡｔＣｕ及びＳｉＯ□の
だめのエツチング率は夫々２２ｎｍ及び２３　ｎｍであ
る。Ａ７Ｃｕ及び５Ｉ０２のエツチング率は略同一であ
るので、構造体の最上部には平坦性の優れた表面が得ら
れる。
ウェハはこ＼で最終構造体を得るためのその後の標準の
処理段階を受けるａ備状態にある。この段階は本発明の
主要な段階ではないので詳細な説明はなされない。
Ｇ０発明の効果 ポリイミドが充填された深い溝の絶縁機構を使用する進
歩した技術において装着の金属スタッドを形成する本発
明の方法を使用する事によって。
進歩したトランジスタ及びバーソナリゼーソヨンの形成
過程の両立が達成きれるっをらに、溝の縁の金属が薄く
なる事及び寄生ＦＥＴに関連する収率の問題が解決きれ
る。最後に、第１のレベルの相互接続金属のランド・キ
ャパシタンスの著しい減少によって、例えばＴＴＬ及び
ＤＴＬの様な回路の型の著しい、追加のパホーマンスの
増強が与えられる。
【図面の簡単な説明】
第１図は本発明の方法に従い金属スタッドが形成濱れ、
より平坦な表面にするための最終研摩が行われた後のバ
イポーラＮＰＮＩ−ランジスタ構造体を示した完成断面
図である。第２図は絶縁溝のポリイミド充填を含む、す
べてのマスク・スライス処理段階が完成した後の従来の
進歩したバイポーラＮＰＮ）ランジスタ構造体の概略断
面図である。第３図は第２図の構造体の所望のコンタク
ト領域を露出するためにスタッド開孔パターンを画ゞ　
　　　　　定する剥離マスクの形成を示した断面図であ
る。 第４図は第３図の構造体の所望の位置で上記コンタクト
領域に所望の電気的コンタクトを形成するため上記剥離
マスクを通す金属スタッドの形成を示した断面図である
。第５図は剥離マスク及びその上の金属が除去し、装置
の金属コンタクトだけを残した後の第４図の構造体の断
面図である。第６図は第５図の構造体上にスタッドの高
さに略等しい厚さの２酸化ケイ素の鳴が付着された後の
構造体の断面図である。第７図は平坦化のために第６図
の構造体上にホトレジスト＋ｉを付着する段階を示した
断面図である。第８図は最高のスタッドの最上部を露出
するだめのエッチ・バックがなされた後の第７図の構造
体の断面図である。 １０・・・・トランジスタ構造体、１１・・・・基板、
１２・・・・Ｎ＋サブコレクタ、１３・・・・Ｎ−エピ
タキシャル層、１４・・・・Ｎ十貫通体、１５・・・・
ｐペース領域、１６・・・・Ｎ十エミッタ領域、１７．
１８・・・・第１の絶縁層、１９・・・・溝、２０・・
・・ＳｉＯ□層、２１・・・・５ｉ３Ｗ３層、２２・・
・・チャンネル・ストッパ、２３・・・・有機絶縁材料
、２４・・・・ベース・コンタクト領域、２５・・・・
エミッタ・コンタクト領域、２６・・・・コレクタ・コ
ンタクト領域、２７・・・・ホトレジスト層、２８・・
・・コンタクト・スタッド金属層、２９・・・・第２の
絶縁層、３ｏ・・・・ホトレジスト層。 出願人　インター六ンジｈいビジネス・マシーンズ・コ
ーポレーション＋２−・サブフレフグ ＊ｔｍ 嶌２図 ２２ｔｌ’＋１　　乙２２ｔ）’＋ｌ　　どｊＺＺＩＰ
十ｌ　　　Ｚｊ　　　　　　　　　　　　　　　　　　
　　　　　　　　Ｍｌ）’十ｌ　　Ｚ５第８図

Claims (1)

  1. 【特許請求の範囲】 半導体構造体の金属コンタクト・スタッドを形成すべき
    少なく共所望の領域を露出した予定のパターンの第１の
    誘電体層によつて安定化された、有機材料で充填された
    深い溝により絶縁された半導体装置の所望のコンタクト
    領域に装置の金属コンタクト・スタッドを形成する方法
    であつて、 （ａ）上記充填された有機材料を侵食しない様に、溝と
    隣接する少なく共一つのコンタクト領域を含む上記所望
    の領域を露出した剥離マスクを付着する段階と、 （ｂ）スタッド形成金属を全構造体上に一様に付着する
    段階と、 （ｃ）上記マスク及び重畳する金属を剥離する段階と、 （ｄ）スタッドの高さと略同一の厚さの第２の誘電体層
    を全構造体上に一様に付着する段階と、 （ｅ）上記第２の誘電体層を最高のコンタクト・スタッ
    ドの最上部が露出する迄除去する段階と、 （ｆ）上記金属及び上記第２の誘電体層の両方を研摩し
    て、略平坦な構造体を残す段階とより成る、半導体装置
    に金属コンタクト・スタッドを形成する方法。
JP60156210A 1984-10-29 1985-07-17 半導体装置に金属コンタクト・スタツドを形成する方法 Granted JPS61107727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US665829 1984-10-29
US06/665,829 US4541168A (en) 1984-10-29 1984-10-29 Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes

Publications (2)

Publication Number Publication Date
JPS61107727A true JPS61107727A (ja) 1986-05-26
JPH0548617B2 JPH0548617B2 (ja) 1993-07-22

Family

ID=24671729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60156210A Granted JPS61107727A (ja) 1984-10-29 1985-07-17 半導体装置に金属コンタクト・スタツドを形成する方法

Country Status (4)

Country Link
US (1) US4541168A (ja)
EP (1) EP0182998B1 (ja)
JP (1) JPS61107727A (ja)
DE (1) DE3567321D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334539A (ja) * 1989-06-26 1991-02-14 Philips Gloeilampenfab:Nv 半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4715109A (en) * 1985-06-12 1987-12-29 Texas Instruments Incorporated Method of forming a high density vertical stud titanium silicide for reachup contact applications
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
US4867838A (en) * 1986-10-27 1989-09-19 International Business Machines Corporation Planarization through silylation
US4816112A (en) * 1986-10-27 1989-03-28 International Business Machines Corporation Planarization process through silylation
JPS63124446A (ja) * 1986-11-06 1988-05-27 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 接続孔形成方法
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
GB2233820A (en) * 1989-06-26 1991-01-16 Philips Nv Providing an electrode on a semiconductor device
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
JPH05211239A (ja) * 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
US5284801A (en) * 1992-07-22 1994-02-08 Vlsi Technology, Inc. Methods of moisture protection in semiconductor devices utilizing polyimides for inter-metal dielectric
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5545581A (en) * 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US6331481B1 (en) 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6503827B1 (en) 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US6764551B2 (en) * 2001-10-05 2004-07-20 International Business Machines Corporation Process for removing dopant ions from a substrate
KR20030068733A (ko) * 2002-02-16 2003-08-25 광전자 주식회사 평탄화 구조를 갖는 반도체 소자 및 그 제조방법
JP2003249675A (ja) * 2002-02-26 2003-09-05 Sumitomo Electric Ind Ltd 受光素子アレイ
US20060029889A1 (en) * 2004-08-06 2006-02-09 Wang Tak K Method to fabricate diffractive optics
US7863709B1 (en) * 2007-04-16 2011-01-04 Marvell International Ltd. Low base resistance bipolar junction transistor array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893261A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS58155738A (ja) * 1982-03-11 1983-09-16 Mitsubishi Electric Corp 半導体集積回路およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835778A (ja) * 1971-09-09 1973-05-26
US4307132A (en) * 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
CA1120611A (en) * 1978-12-29 1982-03-23 Hormazdyar M. Dalal Forming interconnections for multilevel interconnection metallurgy systems
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
GB2081506B (en) * 1980-07-21 1984-06-06 Data General Corp Resin-filled groove isolation of integrated circuit elements in a semi-conductor body
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893261A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS58155738A (ja) * 1982-03-11 1983-09-16 Mitsubishi Electric Corp 半導体集積回路およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334539A (ja) * 1989-06-26 1991-02-14 Philips Gloeilampenfab:Nv 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0182998A1 (en) 1986-06-04
DE3567321D1 (en) 1989-02-09
EP0182998B1 (en) 1989-01-04
US4541168A (en) 1985-09-17
JPH0548617B2 (ja) 1993-07-22

Similar Documents

Publication Publication Date Title
JPS61107727A (ja) 半導体装置に金属コンタクト・スタツドを形成する方法
US4549927A (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US4546538A (en) Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
JP2740050B2 (ja) 溝埋込み配線形成方法
US4295924A (en) Method for providing self-aligned conductor in a V-groove device
EP0232508A2 (en) Dual glass reflow process for forming contacts
EP0098687A2 (en) Method of manufacturing a semiconductor device including burying an insulating film
JPS6340337A (ja) 集積回路分離法
US4582565A (en) Method of manufacturing integrated semiconductor circuit devices
JP2886494B2 (ja) 集積回路チップの製造方法
US4037306A (en) Integrated circuit and method
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
US4363830A (en) Method of forming tapered contact holes for integrated circuit devices
JPH0521338B2 (ja)
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JP2861856B2 (ja) 半導体装置の製造方法
JPS5873132A (ja) 絶縁分離にポリイミドを使用した半導体装置及びその製造方法
JP3897071B2 (ja) 半導体装置の製造方法
JP3187375B2 (ja) 浅いトレンチ絶縁構造部を製造する方法
JPS60241261A (ja) 半導体装置およびその製造方法
KR100335264B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JPH0834241B2 (ja) 半導体集積回路装置の製造方法