JPS61107724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61107724A JPS61107724A JP22767984A JP22767984A JPS61107724A JP S61107724 A JPS61107724 A JP S61107724A JP 22767984 A JP22767984 A JP 22767984A JP 22767984 A JP22767984 A JP 22767984A JP S61107724 A JPS61107724 A JP S61107724A
- Authority
- JP
- Japan
- Prior art keywords
- film
- phosphorus
- semiconductor substrate
- diffusion layer
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 22
- 238000010030 laminating Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 23
- 239000011574 phosphorus Substances 0.000 abstract description 23
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 101100366935 Caenorhabditis elegans sto-2 gene Proteins 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、高濃度のＮ＋拡散層を半導体基板の所定表面
に形成する半導体装置の製造方法に関するもので、特に
個別半導体素子の！ｌｌ造に使用される。
に形成する半導体装置の製造方法に関するもので、特に
個別半導体素子の！ｌｌ造に使用される。
τ発明の技術的背景］
高濃度のＮ＋拡散層を半導体基板の所定表面に形成する
工程において、Ｎ１拡散をしない基板面に、あらかじめ
熱酸化膜（ｓｔｏ２＞又は熱酸化股上に多結晶シリコン
や窒化シリコン（ＳｉｍＮ、）を積層した保護膜を形成
しておき、つぎのＮ＋拡散層形成工程において発生する
Ｎ１不純物（主としてリン）がＮ１拡散をしない基板面
に飛び散るのを防止している。 この従来技術について
第５図および第６図にもとづき説明する。 なお基板の
片側全面（第１主面という）にＮ′拡散層を形成し、反
対の片側全面（第２主面という）にはＮ４拡散層を形成
しない場合についてのべる。
工程において、Ｎ１拡散をしない基板面に、あらかじめ
熱酸化膜（ｓｔｏ２＞又は熱酸化股上に多結晶シリコン
や窒化シリコン（ＳｉｍＮ、）を積層した保護膜を形成
しておき、つぎのＮ＋拡散層形成工程において発生する
Ｎ１不純物（主としてリン）がＮ１拡散をしない基板面
に飛び散るのを防止している。 この従来技術について
第５図および第６図にもとづき説明する。 なお基板の
片側全面（第１主面という）にＮ′拡散層を形成し、反
対の片側全面（第２主面という）にはＮ４拡散層を形成
しない場合についてのべる。
第５図はＮ＋不純物（リン）の飛び敗り防止用の保護膜
として熱酸化膜を使用した半導体装置の断面図である。
として熱酸化膜を使用した半導体装置の断面図である。
Ｎ−半導体基板１の第２主面にあらかじめ熱酸化膜２
を形成する。 熱酸化は公知のウェットｏ２酸化法又は
スチーム酸化法等によりおこなう。 高温（１１００℃
以上）で、かつ長時間（数時間以上）酸化をおこない、
２〜３μｍの膜厚とする。 つぎにＰＯＣ＋ ３を不純
物源として約１０００〜１２００℃の温度で高濃度のリ
ンを基板面に析出し基板１の第１主面上にリンガラス層
を形成する。 このとき同時に第２主面の熱酸化膜２上
にもリンガラス層が形成される。 つぎに過剰のリンガ
ラス層を除去したのち所定の温度と時間で拡散をおこな
い、基板１の第１主面側にＮ＋拡散層３を形成する。
第２主面側においてはリンガラス層形成時には熱酸化膜
２により、またＮ＋拡散工程ではリンガラス層の除去と
熱酸化膜２とにより第２主面側のＮ−領域へのリンの飛
び散りは防止され該領域の不純物密度は影響をうけない
。
を形成する。 熱酸化は公知のウェットｏ２酸化法又は
スチーム酸化法等によりおこなう。 高温（１１００℃
以上）で、かつ長時間（数時間以上）酸化をおこない、
２〜３μｍの膜厚とする。 つぎにＰＯＣ＋ ３を不純
物源として約１０００〜１２００℃の温度で高濃度のリ
ンを基板面に析出し基板１の第１主面上にリンガラス層
を形成する。 このとき同時に第２主面の熱酸化膜２上
にもリンガラス層が形成される。 つぎに過剰のリンガ
ラス層を除去したのち所定の温度と時間で拡散をおこな
い、基板１の第１主面側にＮ＋拡散層３を形成する。
第２主面側においてはリンガラス層形成時には熱酸化膜
２により、またＮ＋拡散工程ではリンガラス層の除去と
熱酸化膜２とにより第２主面側のＮ−領域へのリンの飛
び散りは防止され該領域の不純物密度は影響をうけない
。
第６図は第５図の熱酸化ＦＪ２に代えて、熱酸化膜２と
多結晶シリコン又は窒化シリコン（ｓ＋３Ｎ、）の膜４
とを積層し保護膜としたものである。
多結晶シリコン又は窒化シリコン（ｓ＋３Ｎ、）の膜４
とを積層し保護膜としたものである。
［背景技術の問題点］
（ａ＞ 第５図に示す熱酸化ＩＩＩ ２を保護膜とす
る場合の問題点。
る場合の問題点。
熱酸化膜でリンの飛び散りを防止するためには２〜３μ
ｍの膜厚を必要とする。 この厚さの膜厚を形成するに
は高温（１１００℃以上）で且つ長時間の酸化を行わね
ばならない。
ｍの膜厚を必要とする。 この厚さの膜厚を形成するに
は高温（１１００℃以上）で且つ長時間の酸化を行わね
ばならない。
このため反応炉の石英管の変形、スルーブツトの低下を
招く。 また熱酸化膜を厚く形成するので基板＜ｓｒ
＞と熱酸化膜（Ｓｉｎ２）との熱Ｐ＃、脹係数の差でウ
ェハの反り等不良が発生し易く工程の隘路となっている
。
招く。 また熱酸化膜を厚く形成するので基板＜ｓｒ
＞と熱酸化膜（Ｓｉｎ２）との熱Ｐ＃、脹係数の差でウ
ェハの反り等不良が発生し易く工程の隘路となっている
。
（ｂ） 第６図に示す多層構造の保護膜の場合の問題
点。
点。
熱酸化股上に多結晶シリコンや窒化シリコンを積層する
場合、膜の形成方法や膜成装置が異なり生産能率が低下
し、またそれぞれ熱膨張係数が相異するためウェハの反
りや膜のクラックなどが発生し易く、積層保護膜の全膜
厚を厚くすることができない。
場合、膜の形成方法や膜成装置が異なり生産能率が低下
し、またそれぞれ熱膨張係数が相異するためウェハの反
りや膜のクラックなどが発生し易く、積層保護膜の全膜
厚を厚くすることができない。
以上の問題点のため従来技術ではリンの飛び散りを完全
に防止することは困難である。
に防止することは困難である。
［発明の目的］
本発明の目的は、高濃度のＮ＋拡散層を基板の所定表面
に形成する場合の前記問題点を解決し、 、１Ｎ＋
拡散をしない基板表面へのリンの飛び敗りを確実に防止
し、且つ生産性のすぐれたＮ＋拡散層形成の製造方法を
提供することである。
に形成する場合の前記問題点を解決し、 、１Ｎ＋
拡散をしない基板表面へのリンの飛び敗りを確実に防止
し、且つ生産性のすぐれたＮ＋拡散層形成の製造方法を
提供することである。
［発明の概要］
リンの飛び敗り防止用保護膜の具ｆｆａ Ｖべぎ条件は
、（ａ）膜形成速度が速い、（ｂ）形成された膜の応力
が小さく、ウェハの反り、クラック等のおそれの少ない
こと、（Ｃ）８のリンの拡散係数が小さいこと等である
。 本発明は、主として上記の条件を満足する保１ｊ’
ｌ１３を形成したのち、高濃度のＮ＋拡散層を形成する
製造方法である。 即ち本発明は、高濃度のＮ＋拡散層
を半導体基板の所定表面に形成する工程において、あら
かじめ該所定表面を除く半導体基板表面に少なくとも２
μｍの厚さのＳ Ｉ Ｘ Ｏｖ Ｎ ｚ膜を被着し更に
該股上にＳｉ１Ｎｇ膜を１５００Ｘをこえない厚さに積
層してなる保護膜を形成したのち、該所定表面にＮ＋拡
散層を形成することを特徴とする半導体装置の製造方法
である。
、（ａ）膜形成速度が速い、（ｂ）形成された膜の応力
が小さく、ウェハの反り、クラック等のおそれの少ない
こと、（Ｃ）８のリンの拡散係数が小さいこと等である
。 本発明は、主として上記の条件を満足する保１ｊ’
ｌ１３を形成したのち、高濃度のＮ＋拡散層を形成する
製造方法である。 即ち本発明は、高濃度のＮ＋拡散層
を半導体基板の所定表面に形成する工程において、あら
かじめ該所定表面を除く半導体基板表面に少なくとも２
μｍの厚さのＳ Ｉ Ｘ Ｏｖ Ｎ ｚ膜を被着し更に
該股上にＳｉ１Ｎｇ膜を１５００Ｘをこえない厚さに積
層してなる保護膜を形成したのち、該所定表面にＮ＋拡
散層を形成することを特徴とする半導体装置の製造方法
である。
Ｓ ｉ ｘ ＯＹ ＮＺ膜はプラズマＣＶＤ法により形
成することが最も望ましい。 第４図はプラズマＣＶＤ
法によるＳ Ｉ Ｘ Ｏｖ Ｎｚ膜の膜厚とリンの飛び
敗りによる半導体装置の不良発生率との関係を示す。
この結果より５ＩＸＯＹＮＺ膜の膜１７は最低２μｍの
厚さとする必要がある。 またリンの拡散係数の小さい
窒化シリコン膜は減圧ＣＶＤ法等により形成する。 こ
の膜厚が１５００Ｘ以上となると熱サイクルによりウェ
ハの反り等不良発生の確率が増加し不適当である。 上
記の積層保護膜を形成したのちのＮ＋拡散層形成は従来
技術とほぼ同一の方法による。
成することが最も望ましい。 第４図はプラズマＣＶＤ
法によるＳ Ｉ Ｘ Ｏｖ Ｎｚ膜の膜厚とリンの飛び
敗りによる半導体装置の不良発生率との関係を示す。
この結果より５ＩＸＯＹＮＺ膜の膜１７は最低２μｍの
厚さとする必要がある。 またリンの拡散係数の小さい
窒化シリコン膜は減圧ＣＶＤ法等により形成する。 こ
の膜厚が１５００Ｘ以上となると熱サイクルによりウェ
ハの反り等不良発生の確率が増加し不適当である。 上
記の積層保護膜を形成したのちのＮ＋拡散層形成は従来
技術とほぼ同一の方法による。
［発明の実施例］
本発明の実施例について第１図ないし第４図にもとづき
以下説明する。 第１図は本発明の製造方法による保護
膜の構造を示す為の半導体装置の断面図である。 半導
体基板１のＮ＋拡散をしない第２主面側にＳ！ｘｏｖＮ
ｚ膜５とＳ＋３Ｎａ膜６とが積層され保護膜を形成する
。 プラズマＣＶＤ法によるＳ！ Ｘ ０ＹＮｚ膜５は
従来の熱酸化Ｍｌ ２に比しその膜形成速度が極めて速
く数分乃至１０数分で所望の膜厚が得られる。 また形
成された５ｉ８０ＹＮＺ膜５は応力が小さく、膜厚２μ
ｍ以上としてもウェハの反り等不良発生のおそれが少な
い。 このＳ ｉ ｘ ＯＹ Ｎ−１（Ｊ５のリンの拡
散係数は通常の熱酸化膜と大きな差がないので、リンの
飛び散りを完璧に防止するため、更に膜厚が１５００Ｘ
をこえないＳｉ３Ｎｇ膜をＳ！ｘＯｙＮ２股上に積層す
る。 第２図は保護膜形成工程を示Ｊ゛図である。 ま
ずＮ−基板１の第２主面にＳ ！ ｘ Ｏｙ Ｎｚ膜５
を２μｍ以上の厚さに被着する（同図（ａ））。 プラ
ズマＣＶＤ法は反応ガスＳｉ Ｈａ 、Ｎ２０またはＮ
Ｏ，ＮＯ２、温度３００〜４００℃、析出速度数百Ｘ
／ｍｉｎの条件で行う。 次にＳ ！ ｘ Ｏｙ Ｎｚ
１１５の上にＳｉ３Ｎｍ！？Ｊ６を７００〜１５００
Ｘの厚さに形成する（同図（ｂ））。 ＬＰＣＶＤ法は
反応ガスＳ ｉ Ｈａ 、 Ｎ Ｈ３、析出速度的１０
０Ｘ ／ｌ１ｉｎ 、温度７００〜８００℃の条件で行
う。 次に従来と同様の方法により、ＰＯＣｌ２を不純
物源として、１０５０〜１２００℃の温度で、
基板１のＮ＋拡散をする第１主面にリンガラス層７を形
成する。 この際第２主面側にもリンガラス層が形成さ
れる（同図（Ｃ））。 この工程により第１主面側では
Ｎ−領域１の破線で示す部分８、第２主面側では例えば
５ＩＪＮ４６中の破線で示す部分まで高濃度のリンネ鈍
物が拡散する。
以下説明する。 第１図は本発明の製造方法による保護
膜の構造を示す為の半導体装置の断面図である。 半導
体基板１のＮ＋拡散をしない第２主面側にＳ！ｘｏｖＮ
ｚ膜５とＳ＋３Ｎａ膜６とが積層され保護膜を形成する
。 プラズマＣＶＤ法によるＳ！ Ｘ ０ＹＮｚ膜５は
従来の熱酸化Ｍｌ ２に比しその膜形成速度が極めて速
く数分乃至１０数分で所望の膜厚が得られる。 また形
成された５ｉ８０ＹＮＺ膜５は応力が小さく、膜厚２μ
ｍ以上としてもウェハの反り等不良発生のおそれが少な
い。 このＳ ｉ ｘ ＯＹ Ｎ−１（Ｊ５のリンの拡
散係数は通常の熱酸化膜と大きな差がないので、リンの
飛び散りを完璧に防止するため、更に膜厚が１５００Ｘ
をこえないＳｉ３Ｎｇ膜をＳ！ｘＯｙＮ２股上に積層す
る。 第２図は保護膜形成工程を示Ｊ゛図である。 ま
ずＮ−基板１の第２主面にＳ ！ ｘ Ｏｙ Ｎｚ膜５
を２μｍ以上の厚さに被着する（同図（ａ））。 プラ
ズマＣＶＤ法は反応ガスＳｉ Ｈａ 、Ｎ２０またはＮ
Ｏ，ＮＯ２、温度３００〜４００℃、析出速度数百Ｘ
／ｍｉｎの条件で行う。 次にＳ ！ ｘ Ｏｙ Ｎｚ
１１５の上にＳｉ３Ｎｍ！？Ｊ６を７００〜１５００
Ｘの厚さに形成する（同図（ｂ））。 ＬＰＣＶＤ法は
反応ガスＳ ｉ Ｈａ 、 Ｎ Ｈ３、析出速度的１０
０Ｘ ／ｌ１ｉｎ 、温度７００〜８００℃の条件で行
う。 次に従来と同様の方法により、ＰＯＣｌ２を不純
物源として、１０５０〜１２００℃の温度で、
基板１のＮ＋拡散をする第１主面にリンガラス層７を形
成する。 この際第２主面側にもリンガラス層が形成さ
れる（同図（Ｃ））。 この工程により第１主面側では
Ｎ−領域１の破線で示す部分８、第２主面側では例えば
５ＩＪＮ４６中の破線で示す部分まで高濃度のリンネ鈍
物が拡散する。
次に第１主面のＮ−領域の部分８をＮ＋拡散源として残
し、リンガラス層７及びＳｉ３Ｎ、膜等を除去する（同
図（ｄ））。 以下従来とほぼ同様な方法、で１１００
〜１３００℃の高温で拡散を行いＮ＋拡散層が形成され
る。 第１図または第２図では基板の第１主面の全面に
Ｎ＋拡散層を形成する方法を述べたが選択的にＮ＋拡散
層を形成する方法は第３図に示すように第１主面側のリ
ンネ鈍物の遮蔽膜として第２主面側と同様の５ｉｘＯｖ
Ｎｚ膜と５ｉ３Ｎ、膜との積層膜を利用する。
し、リンガラス層７及びＳｉ３Ｎ、膜等を除去する（同
図（ｄ））。 以下従来とほぼ同様な方法、で１１００
〜１３００℃の高温で拡散を行いＮ＋拡散層が形成され
る。 第１図または第２図では基板の第１主面の全面に
Ｎ＋拡散層を形成する方法を述べたが選択的にＮ＋拡散
層を形成する方法は第３図に示すように第１主面側のリ
ンネ鈍物の遮蔽膜として第２主面側と同様の５ｉｘＯｖ
Ｎｚ膜と５ｉ３Ｎ、膜との積層膜を利用する。
［発明の効果］
高濃度のＮ“拡散層を半導体基板の所定表面に形成する
場合、高濃度Ｎ＋拡散をしない表面にはリンの飛び散り
を防止する保護膜が必要である。
場合、高濃度Ｎ＋拡散をしない表面にはリンの飛び散り
を防止する保護膜が必要である。
従来の熱酸化膜で厚膜を形成するには、高温で且つ長時
間が必要で工程日数が長くなり、また基板との熱膨張係
数の差が大きくウェハの反り、クラック等が発生し易く
工程を乱す原因となる。 本発明によるプラズマＣＶＤ
法によるＳｉ ｚ ０ｙＮ２膜は低温で比較的短時間で
所要膜厚の形成が可能で工程を短縮でき、また膜内の応
力も少なく、熱サイクルに対しウェハの反り等の発生が
少ない。
間が必要で工程日数が長くなり、また基板との熱膨張係
数の差が大きくウェハの反り、クラック等が発生し易く
工程を乱す原因となる。 本発明によるプラズマＣＶＤ
法によるＳｉ ｚ ０ｙＮ２膜は低温で比較的短時間で
所要膜厚の形成が可能で工程を短縮でき、また膜内の応
力も少なく、熱サイクルに対しウェハの反り等の発生が
少ない。
また１５００スをこえないＳｉ ３ Ｎ４ Ｍを積層す
ることによりリンの飛び改りを完璧に防止できる。
ることによりリンの飛び改りを完璧に防止できる。
即ち本発明による製造方法は従来に比し量産向きであり
、生産性を向上することができる。
、生産性を向上することができる。
第１図は本発明を用いた半導体装置の断面図、第２図（
ａ ）ないし同図（’ｄ ）は本発明の保護膜形成工程
を示す断面図、第３図は本発明を用いた他の実施例を示
す断面図、第４図は本発明を用いた半導体装置の不良率
と膜厚の関係を示す図、第５図及び第６図は従来の半導
体装置の断面図である。 １・・・半導体基板、 ２・・・熱酸化膜、 ３・・・
高温１ｉ１７）Ｎ＋拡散層、 ５−３ ！ ｘ Ｏｙ
Ｎ ｚ 膜、 ６・・・窒化シリコン（Ｓｉ、Ｎ、）Ｉ
Ｑ。 第１図 第２図
ａ ）ないし同図（’ｄ ）は本発明の保護膜形成工程
を示す断面図、第３図は本発明を用いた他の実施例を示
す断面図、第４図は本発明を用いた半導体装置の不良率
と膜厚の関係を示す図、第５図及び第６図は従来の半導
体装置の断面図である。 １・・・半導体基板、 ２・・・熱酸化膜、 ３・・・
高温１ｉ１７）Ｎ＋拡散層、 ５−３ ！ ｘ Ｏｙ
Ｎ ｚ 膜、 ６・・・窒化シリコン（Ｓｉ、Ｎ、）Ｉ
Ｑ。 第１図 第２図
Claims (1)
- １ 高濃度のＮ＾＋拡散層を半導体基板の所定表面に形
成する工程において、あらかじめ該所定表面を除く半導
体基板表面に少なくとも２μｍの厚さのＳｉ＿ＸＯ＿Ｙ
Ｎ＿Ｚ膜を被着し更に該Ｓｉ＿ＸＯ＿ＹＮ＿Ｚ膜上にＳ
ｉ＿３Ｎ＿４膜を１５００Åをこえない厚さに積層して
なる保護膜を形成したのち、該所定表面にＮ＾＋拡散層
を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22767984A JPS61107724A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22767984A JPS61107724A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107724A true JPS61107724A (ja) | 1986-05-26 |
Family
ID=16864629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22767984A Pending JPS61107724A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268430A (ja) * | 1990-03-19 | 1991-11-29 | Kawasaki Steel Corp | 半導体装置の保護膜構造 |
-
1984
- 1984-10-31 JP JP22767984A patent/JPS61107724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268430A (ja) * | 1990-03-19 | 1991-11-29 | Kawasaki Steel Corp | 半導体装置の保護膜構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09312245A (ja) | 薄膜堆積基板および薄膜堆積基板の作製方法 | |
| JPS6194318A (ja) | 半導体基板及びその製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP2002299267A (ja) | 半導体基板の製造方法 | |
| JPS61107724A (ja) | 半導体装置の製造方法 | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0414836A (ja) | Ｓｉ基板 | |
| JPS6035819B2 (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH02265242A (ja) | 半導体装置の製造方法 | |
| JPS6169135A (ja) | 半導体装置の製造方法 | |
| JPH0294438A (ja) | 半導体装置の製造方法 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| JPS61184814A (ja) | 半導体装置の製造方法 | |
| JPS6015919A (ja) | 半導体素子の製造方法 | |
| JPH01321653A (ja) | 半導体装置の製造方法 | |
| JPH01199457A (ja) | 半導体ウエハの製造方法 | |
| JPH0118585B2 (ja) | ||
| JPS63219138A (ja) | 誘電体分離基板の製造法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH1055940A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH1123877A (ja) | 石英膜の形成方法および石英系光導波路の製造方法 | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 |