JPS61100039A - フレ−ムビツト復帰装置 - Google Patents
フレ−ムビツト復帰装置Info
- Publication number
- JPS61100039A JPS61100039A JP59221341A JP22134184A JPS61100039A JP S61100039 A JPS61100039 A JP S61100039A JP 59221341 A JP59221341 A JP 59221341A JP 22134184 A JP22134184 A JP 22134184A JP S61100039 A JPS61100039 A JP S61100039A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- bit
- data
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フレーム同期信号とデータ信号中のフレーム
ビットとの外乱によるずれを修正しフレームビットを元
の正常な状態にするフレームビット復帰装置に関するも
のである。
ビットとの外乱によるずれを修正しフレームビットを元
の正常な状態にするフレームビット復帰装置に関するも
のである。
従来、送信するデータ信号中にフレーム同期信号の代わ
りにフレームビ・ノドを付加する方式、つまり、フレー
ム同期信号を送信せずにデータ信号と伝送りロックのみ
を送信する方式においては、フレーム同期信号に同期し
てフレーム単位の先頭ビットに交互にｒ、ＯＪ、ｒｌＪ
交番のフレームビットを付加していく方法が一般に用い
られている。
りにフレームビ・ノドを付加する方式、つまり、フレー
ム同期信号を送信せずにデータ信号と伝送りロックのみ
を送信する方式においては、フレーム同期信号に同期し
てフレーム単位の先頭ビットに交互にｒ、ＯＪ、ｒｌＪ
交番のフレームビットを付加していく方法が一般に用い
られている。
ｒＯ−１，ｒｌＪ交番のフレームビットは、ソフトウェ
アによりデータ内に付加される。フレームビットが含ま
れたデータ信号の送信は、伝送りロックをシリアルクロ
ック（ＳＣＫ）にあたえることにより行なう。
アによりデータ内に付加される。フレームビットが含ま
れたデータ信号の送信は、伝送りロックをシリアルクロ
ック（ＳＣＫ）にあたえることにより行なう。
〔発明が解決しよ５うとする問題点〕
しかし、このような信号形態においては、外乱によりシ
リアルクロック（ＳＣＫ）が変動するとフレーム内のビ
ット数が変化し、その結果、フレームビットの位置がフ
レーム同期信号とずれてしまう。そして、いったんフレ
ームビットとフレーム同期信号とがずれると、元の正常
な状態に復帰しないという問題があった。
リアルクロック（ＳＣＫ）が変動するとフレーム内のビ
ット数が変化し、その結果、フレームビットの位置がフ
レーム同期信号とずれてしまう。そして、いったんフレ
ームビットとフレーム同期信号とがずれると、元の正常
な状態に復帰しないという問題があった。
〔問題点を解決するための手段］
このような問題点を解決するために本発明は、集積回路
の内部でフレーム同期信号に同期してデータにフレーム
ビットを付加する手段と、データ信号中のフレームビッ
トがフレーム同期信号に同期しているか否かを検出する
手段と、フレーム同期信号にフレームビットが同期して
いない時に集積回路をリセットする信号を送出する手段
とを備えるようにしたものである。
の内部でフレーム同期信号に同期してデータにフレーム
ビットを付加する手段と、データ信号中のフレームビッ
トがフレーム同期信号に同期しているか否かを検出する
手段と、フレーム同期信号にフレームビットが同期して
いない時に集積回路をリセットする信号を送出する手段
とを備えるようにしたものである。
本発明においては、外乱によりデータ信号中のフレーム
ビットとフレーム同期信号との間にスレが生じた場合、
このずれをなくすように大規模集積回路をリノセトする
。
ビットとフレーム同期信号との間にスレが生じた場合、
このずれをなくすように大規模集積回路をリノセトする
。
本発明に係わるフレームビット復帰装置の一実施例を図
に示す。図において、１は付加手段としての大規模集積
回路（たとえば日本電気型μＰＤ７７２０）、ｌａは大
規模集積回路１で発生する発生データの格納部、２はデ
ータ信号ａを入力して同期検出信号すを出力する検出手
段としての同期ビット検出器、３は同期検出信号すを入
力してリソセト信号Ｃを出力するリソセト手段としての
リソセト信号発生器、４はフレーム同期信号ｄが人力さ
れる入力端子、５は伝送りロックｅが人力される入力端
子である。
に示す。図において、１は付加手段としての大規模集積
回路（たとえば日本電気型μＰＤ７７２０）、ｌａは大
規模集積回路１で発生する発生データの格納部、２はデ
ータ信号ａを入力して同期検出信号すを出力する検出手
段としての同期ビット検出器、３は同期検出信号すを入
力してリソセト信号Ｃを出力するリソセト手段としての
リソセト信号発生器、４はフレーム同期信号ｄが人力さ
れる入力端子、５は伝送りロックｅが人力される入力端
子である。
このように構成されたフレームビット復帰装置の動作に
ついて説明する。まず大規模集積回路１は、フレーム同
期信号ｄに同期してデータの先頭に「０」、「１」交番
のフレームビットを付加したデータを発生する。この発
生データは、大規模集積回路１のシリアルアウトからデ
ータ信号ａとして送出される。データ信号ａは、伝送り
ロックｅを入力端子５に与えることにより、シリアルア
ウトから送出される。同期ビット検出器２は、データ信
号ａがフレーム同期信号ｄに同期した「ＯＪ、Ｉｌｌ交
番のフレームビットであるかどうかを検出する。発生デ
ータとデータ信号ａとにビットずれが生じている場合、
データ信号ａのフレームビットはフレーム同期信号ｄに
同期した「０」。
ついて説明する。まず大規模集積回路１は、フレーム同
期信号ｄに同期してデータの先頭に「０」、「１」交番
のフレームビットを付加したデータを発生する。この発
生データは、大規模集積回路１のシリアルアウトからデ
ータ信号ａとして送出される。データ信号ａは、伝送り
ロックｅを入力端子５に与えることにより、シリアルア
ウトから送出される。同期ビット検出器２は、データ信
号ａがフレーム同期信号ｄに同期した「ＯＪ、Ｉｌｌ交
番のフレームビットであるかどうかを検出する。発生デ
ータとデータ信号ａとにビットずれが生じている場合、
データ信号ａのフレームビットはフレーム同期信号ｄに
同期した「０」。
ｒｌＪ交番とならず、同期ビット検出器２は同期検出信
号すを出力しない。逆に発生データとデータ信号ａとに
ビットずれがない場合、同期ビット検出器２は同期検出
信号すを出力する。同期検出信号すは、フレーム同期信
号ｄに同期してデータ信号ａを（Ｎ）、 （Ｎ＋１）
時刻でラッチし、〔Ｎ）、 ＣＮ＋１）時刻での値を
得て、その値を排他的論理和で処理することにより実現
できる。す、７セト信号発生器３においては、同期ビッ
ト検出器２が同期検出信号すを出力している状態から同
期検出信号すを出力しない状態に変化したときのみ、大
規模集積回路ｌをリノセトするに充分なリノセト信号Ｃ
を出力する。大規模集積回路１は、リノセト信号ｃによ
りリセットされ、フレームビ。
号すを出力しない。逆に発生データとデータ信号ａとに
ビットずれがない場合、同期ビット検出器２は同期検出
信号すを出力する。同期検出信号すは、フレーム同期信
号ｄに同期してデータ信号ａを（Ｎ）、 （Ｎ＋１）
時刻でラッチし、〔Ｎ）、 ＣＮ＋１）時刻での値を
得て、その値を排他的論理和で処理することにより実現
できる。す、７セト信号発生器３においては、同期ビッ
ト検出器２が同期検出信号すを出力している状態から同
期検出信号すを出力しない状態に変化したときのみ、大
規模集積回路ｌをリノセトするに充分なリノセト信号Ｃ
を出力する。大規模集積回路１は、リノセト信号ｃによ
りリセットされ、フレームビ。
トば元の正常な状態に復帰する。リノセト信号Ｃはモノ
マルチにより実現できる。
マルチにより実現できる。
以上説明したように本発明は、フレーム同１すＩ信号に
フレームビットが同期していない時に大規模集積回路を
リセットするようにしたので、同期外れのフレームビッ
トを元の正常な状態に復帰させることができる効果があ
る。
フレームビットが同期していない時に大規模集積回路を
リセットするようにしたので、同期外れのフレームビッ
トを元の正常な状態に復帰させることができる効果があ
る。
図は本発明に係わるフレームビット復帰装置の一実施例
を示すブロック系統図である。 １・・・・ＬＳＩ、ｌａ・・・・格納部、２・・・・同
期ビット検出器、３・・・・リソセト信号発生器、４．
５・・・・入力端子。
を示すブロック系統図である。 １・・・・ＬＳＩ、ｌａ・・・・格納部、２・・・・同
期ビット検出器、３・・・・リソセト信号発生器、４．
５・・・・入力端子。
Claims (1)
- 集積回路の内部でフレーム同期信号に同期してデータに
「０」、「１」交番のフレームビットを付加する付加手
段と、前記集積回路のシリアルアウトから出力されたデ
ータ信号中のフレームビットが前記フレーム同期信号に
同期しているか否かを検出する検出手段と、前記フレー
ム同期信号に前記フレームビットが同期していない時に
前記集積回路をリセットする信号を送出するリセット手
段とを備えたことを特徴とするフレームビット復帰装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221341A JPS61100039A (ja) | 1984-10-23 | 1984-10-23 | フレ−ムビツト復帰装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221341A JPS61100039A (ja) | 1984-10-23 | 1984-10-23 | フレ−ムビツト復帰装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61100039A true JPS61100039A (ja) | 1986-05-19 |
| JPH0548649B2 JPH0548649B2 (ja) | 1993-07-22 |
Family
ID=16765284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59221341A Granted JPS61100039A (ja) | 1984-10-23 | 1984-10-23 | フレ−ムビツト復帰装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100039A (ja) |
-
1984
- 1984-10-23 JP JP59221341A patent/JPS61100039A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548649B2 (ja) | 1993-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61296835A (ja) | デ−タ符号化／復号化装置 | |
| JPH07177113A (ja) | 伝送装置及び整合用回路 | |
| JP2524297B2 (ja) | 符号化デ―タの解読装置 | |
| JPS61100039A (ja) | フレ−ムビツト復帰装置 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH0531973B2 (ja) | ||
| JPH0435937B2 (ja) | ||
| JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPH04352535A (ja) | ループ式伝送路制御方式 | |
| JP3990064B2 (ja) | パス監視方法およびパス監視回路 | |
| JPH04342327A (ja) | 同期検出回路 | |
| JPS63103333A (ja) | デイジタル加算回路 | |
| JPH05153112A (ja) | 秘匿監視方式 | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPH03274836A (ja) | 擬似ランダム信号の受信装置 | |
| JPH06237247A (ja) | データ伝送方式 | |
| JPH01205643A (ja) | フレーム同期回路 | |
| JPH01255334A (ja) | 無相関検出型同期回路 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPH0323018B2 (ja) | ||
| JPH02302136A (ja) | フレーム位相同期方式 | |
| JPH05207325A (ja) | 画像信号の水平同期信号発生回路 | |
| JPS63290035A (ja) | スクランブルドバイナリ型伝送装置 |