JPS6093531A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS6093531A JPS6093531A JP58201371A JP20137183A JPS6093531A JP S6093531 A JPS6093531 A JP S6093531A JP 58201371 A JP58201371 A JP 58201371A JP 20137183 A JP20137183 A JP 20137183A JP S6093531 A JPS6093531 A JP S6093531A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- circuit
- transistor
- reference voltage
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Control Of Voltage And Current In General (AREA)
- Analogue/Digital Conversion (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、アナログ／ディジタル変換並びにディジタル
／アナログ変換集積回路に用いられる基準電圧発生回路
に関する。
／アナログ変換集積回路に用いられる基準電圧発生回路
に関する。
従来、この種の集積回路化された基準電圧発生回路にお
いては、出力電圧を決める抵抗、及び出力電圧の温度特
性を決める抵抗を、高電圧パルスによるポリシリコンヒ
ユーズの溶断、またはレーザ光線による金属配線の切断
等で最適値となるように調整してきた。
いては、出力電圧を決める抵抗、及び出力電圧の温度特
性を決める抵抗を、高電圧パルスによるポリシリコンヒ
ユーズの溶断、またはレーザ光線による金属配線の切断
等で最適値となるように調整してきた。
第１図は従来の基準電圧発生回路の一例を示す回路図で
、ＰＮＰ型バイポーラトランジスタを用いた一般的なバ
ンドギャップ基準電圧発生回路を辰わしている。ペース
が共通接続されコレクタが共に負電源線ｖ２に接続され
たトランジスタＱｌ。
、ＰＮＰ型バイポーラトランジスタを用いた一般的なバ
ンドギャップ基準電圧発生回路を辰わしている。ペース
が共通接続されコレクタが共に負電源線ｖ２に接続され
たトランジスタＱｌ。
Ｑ２を備え、トランジスタＱ１のエミッタは抵抗にそれ
ぞれ接続され、更にトランジスタＱ１のエミッタは演算
増幅器Ａ１の反転入力端子に接続され、抵抗Ｒ２と抵抗
几３の共通接続点は演算増幅器Ａ１の正転入力端子に接
続され、演算増幅器Ａ１の出力はパッドＰＩＯに接続さ
れると共に、抵抗比５．几４を介して正電源線ｖ１に接
続され、抵抗Ｒ４と抵抗比５の共通接続点はトランジス
タＱｉ＋Ｑ２のベースに接続されて構成される。そして
、抵抗Ｒ３の一部は３個の微少抵抗に分割されそれぞれ
並列にポリシリコンフユーズＦｌ、Ｆ２．Ｆ３が設けら
れ、更にそれぞれの両端はパッドＰ１゜Ｐ ２１ Ｐ
ａ ｒ Ｐ ４に接続される。同様にして抵抗Ｒ４の一
部は４個の微少抵抗に分割され、ポリシリコンフユーズ
Ｆ４．Ｆ５ 、Ｆ６’、Ｆ７と、パッドＰ５ 、Ｐ６
、Ｐ７ 、Ｐ８ 、Ｐ９が設けられている。
ぞれ接続され、更にトランジスタＱ１のエミッタは演算
増幅器Ａ１の反転入力端子に接続され、抵抗Ｒ２と抵抗
几３の共通接続点は演算増幅器Ａ１の正転入力端子に接
続され、演算増幅器Ａ１の出力はパッドＰＩＯに接続さ
れると共に、抵抗比５．几４を介して正電源線ｖ１に接
続され、抵抗Ｒ４と抵抗比５の共通接続点はトランジス
タＱｉ＋Ｑ２のベースに接続されて構成される。そして
、抵抗Ｒ３の一部は３個の微少抵抗に分割されそれぞれ
並列にポリシリコンフユーズＦｌ、Ｆ２．Ｆ３が設けら
れ、更にそれぞれの両端はパッドＰ１゜Ｐ ２１ Ｐ
ａ ｒ Ｐ ４に接続される。同様にして抵抗Ｒ４の一
部は４個の微少抵抗に分割され、ポリシリコンフユーズ
Ｆ４．Ｆ５ 、Ｆ６’、Ｆ７と、パッドＰ５ 、Ｐ６
、Ｐ７ 、Ｐ８ 、Ｐ９が設けられている。
この回路において、パッドＰ１ｏと正の電源線Ｖ１との
間に発生する出力電圧Ｖｏｕｔ は、ＶＢＥＩ ： ト
ランジスタＱｌのベース・エミッタ間電圧 ｎ ニド２ンジスタＱ１とＱ２のエミツタ面積比 となる。従って抵抗Ｒ４の値により出力電圧を、また抵
抗Ｒ３の値により出力電圧の温度特性をそれぞれ調整で
きる。
間に発生する出力電圧Ｖｏｕｔ は、ＶＢＥＩ ： ト
ランジスタＱｌのベース・エミッタ間電圧 ｎ ニド２ンジスタＱ１とＱ２のエミツタ面積比 となる。従って抵抗Ｒ４の値により出力電圧を、また抵
抗Ｒ３の値により出力電圧の温度特性をそれぞれ調整で
きる。
集積回路中で得られる抵抗の精度及び比精度には一般に
数チの誤差があり、最終工程において抵抗Ｒ３及び抵抗
１’ｌ、４の微調整を行う。例えば、パッドＰ１とパッ
ドＰ２の間に高電圧パルスを印加し、ポリシリコンヒユ
ーズＦ１を溶断させ、抵抗ＲａＯ値を増加させ、更にパ
ッドＰ２とパッドＰ３の間に高電圧パルスを印加すると
一層抵抗Ｒ３が増加する。抵抗Ｒ４についても同様に増
加させることができる。
数チの誤差があり、最終工程において抵抗Ｒ３及び抵抗
１’ｌ、４の微調整を行う。例えば、パッドＰ１とパッ
ドＰ２の間に高電圧パルスを印加し、ポリシリコンヒユ
ーズＦ１を溶断させ、抵抗ＲａＯ値を増加させ、更にパ
ッドＰ２とパッドＰ３の間に高電圧パルスを印加すると
一層抵抗Ｒ３が増加する。抵抗Ｒ４についても同様に増
加させることができる。
しかしながら、このような高電圧パルスによるポリシリ
コンヒユーズの溶断は、■集積回路上に被溶断物質を飛
散させる、■局部的な熱ストレスが加わる、■溶断が不
完全な場合、経時変化で再接続されることがある、■ヒ
ーーズ周辺回路が高電圧により破壊されるという理由で
、集積回路の最終歩留シ及び信頼性を著しく低下させる
という欠点があった。これは、ポリシリコンヒユーズの
替わシに金属配線を用いた場合、また高電圧パルスの替
わシにレーザ光線を用いた場合共にほぼ同様の欠点があ
る。
コンヒユーズの溶断は、■集積回路上に被溶断物質を飛
散させる、■局部的な熱ストレスが加わる、■溶断が不
完全な場合、経時変化で再接続されることがある、■ヒ
ーーズ周辺回路が高電圧により破壊されるという理由で
、集積回路の最終歩留シ及び信頼性を著しく低下させる
という欠点があった。これは、ポリシリコンヒユーズの
替わシに金属配線を用いた場合、また高電圧パルスの替
わシにレーザ光線を用いた場合共にほぼ同様の欠点があ
る。
本発明の目的は、上記欠点を除去することによシ、歩留
り及び信頼性が良好な基準電圧発生回路を提供すること
にある。
り及び信頼性が良好な基準電圧発生回路を提供すること
にある。
本発明の基準電圧発生回路は、出力電圧及びその温度特
性を支配する回路素子の特性値を調整する調整回路を有
する基準電圧発生回路において、前記調整（ロ）路が、
前記回路素子の分割された少くとも一つの微小回路素子
に並列に接続されたトランジスタスイッチと該トランジ
スタスイッチの開閉を制御する電気的書替え可能なプロ
グラマブル読出し専用メモリトランジスタとを含むこと
からなることによシ構成される。
性を支配する回路素子の特性値を調整する調整回路を有
する基準電圧発生回路において、前記調整（ロ）路が、
前記回路素子の分割された少くとも一つの微小回路素子
に並列に接続されたトランジスタスイッチと該トランジ
スタスイッチの開閉を制御する電気的書替え可能なプロ
グラマブル読出し専用メモリトランジスタとを含むこと
からなることによシ構成される。
以下、本発明の実施例について図面を参照して説明する
。
。
第２図は本発明の一実施例を示す回路図である。
本実施例は、出力電圧及びその温度特性を支配する回路
素子としての抵抗Ｒ１４，Ｒ１３の特性値を調整する調
整回路を有する基準電圧発生回路において、前記調整回
路が、抵抗比１３．Ｒ１４の分割された微少抵抗８１３
−１〜８１３−３ Ｊｉ４−１−８１４−４に並列に接
続されたトランジスタスイッチを構成するＰチャネル型
のＭＯＳ）ランジスタＭＳｌ〜ＭＳ７とこのトランジス
タスイッチの開閉を制御する電気的書替え可能なプログ
ラマブル読出し専用メモリトランジスタ（以下、ＰＲ，
ＯＭ）ランジスタという。）としての紫外線消去可能な
ヘチャネル型のＦＲＯＭ）ランジスタＭＥＩ〜ＭＢ７と
を含むどとから構成される。
素子としての抵抗Ｒ１４，Ｒ１３の特性値を調整する調
整回路を有する基準電圧発生回路において、前記調整回
路が、抵抗比１３．Ｒ１４の分割された微少抵抗８１３
−１〜８１３−３ Ｊｉ４−１−８１４−４に並列に接
続されたトランジスタスイッチを構成するＰチャネル型
のＭＯＳ）ランジスタＭＳｌ〜ＭＳ７とこのトランジス
タスイッチの開閉を制御する電気的書替え可能なプログ
ラマブル読出し専用メモリトランジスタ（以下、ＰＲ，
ＯＭ）ランジスタという。）としての紫外線消去可能な
ヘチャネル型のＦＲＯＭ）ランジスタＭＥＩ〜ＭＢ７と
を含むどとから構成される。
なお、Ｑｌｌ １Ｑ１２はＰＮＰ型バイポーラトランジ
スタ、Ｒ１１、Ｒ１１２、几１５は抵抗、Ａｌｌは演算
増幅器、ＰＩ３はパッド、ｖｌｌは正電源線、Ｖ１２は
負電源線で第１図と同様に接続されている。
スタ、Ｒ１１、Ｒ１１２、几１５は抵抗、Ａｌｌは演算
増幅器、ＰＩ３はパッド、ｖｌｌは正電源線、Ｖ１２は
負電源線で第１図と同様に接続されている。
又、各トランジスタスイッチＭＳＩ〜ＭＳ７のれ、ＦＲ
ＯＭトランジスタＭＥＩ〜ＭＥ７のドレインはそれぞれ
抵抗比Ｅｌ−几Ｅ７を介して正電源線Ｖｌｌに、それら
のソースは負電源線Ｖ１２に共通接続される。
ＯＭトランジスタＭＥＩ〜ＭＥ７のドレインはそれぞれ
抵抗比Ｅｌ−几Ｅ７を介して正電源線Ｖｌｌに、それら
のソースは負電源線Ｖ１２に共通接続される。
本実施例の回路方式は第一図の回路と同じで。
パッドＰ１８と正の電源線ＶｌｌＯ間に生じる電圧Ｖ。
ｕｔは、
ＶＢＥｌｌ ： ）ランジスタＱｌｌのベース・エミッ
タ間電圧 ｎ ：トランジスタＱ１１とＱ１２Ｏ エミッタ面積比 となり、抵抗Ｒ１４によシ出力電圧を調整でき、抵抗Ｒ
１３により出力電圧の温度特性を調整できる。
タ間電圧 ｎ ：トランジスタＱ１１とＱ１２Ｏ エミッタ面積比 となり、抵抗Ｒ１４によシ出力電圧を調整でき、抵抗Ｒ
１３により出力電圧の温度特性を調整できる。
ＦＲＯＭ）ランジスタＭＥＩ〜ＭＥ７は書込まれていな
い状態ではスレッショルド電圧が１ｖ程度であ凱ゲート
端子が正電源線Ｖｌｌに接続されていると電流が流れ、
書込まれた状態ではスレッショルド電圧が正電源線ｖ１
１の電位を越え、電流が流れなくなる。書込みはＦＲＯ
Ｍ）ランジスタＭＥＩ〜ＭＥ７のドレイン端子すなわち
、パッドｐＨ〜Ｐ１７に高電圧を印加することによシ行
える。
い状態ではスレッショルド電圧が１ｖ程度であ凱ゲート
端子が正電源線Ｖｌｌに接続されていると電流が流れ、
書込まれた状態ではスレッショルド電圧が正電源線ｖ１
１の電位を越え、電流が流れなくなる。書込みはＦＲＯ
Ｍ）ランジスタＭＥＩ〜ＭＥ７のドレイン端子すなわち
、パッドｐＨ〜Ｐ１７に高電圧を印加することによシ行
える。
第２図において、ＰＲ，ＯＭトランジスタＭＥ１〜ＭＢ
７が書込まれていない状態では電流が流れてそれらのド
レイン電圧は負電源線Ｖ１２の電位にほぼ等しく、ＭＯ
８）ランジスタＭＳＩ〜ＭＳ７はオン状態にあシ、抵抗
Ｒｔ３及び抵抗几１４はとなるので、ＭＯ，Ｓ）ランジ
スタＭＳＩがオンとなり、微小抵抗几１３−１分だけ抵
抗Ｒｔ３のＩＦＤがＭＯＳトランジスタＭＳ２がオフと
なシ、抵抗Ｒ３の値を最適値に調整できる。又、抵抗Ｒ
１４についても同様に調整できる。
７が書込まれていない状態では電流が流れてそれらのド
レイン電圧は負電源線Ｖ１２の電位にほぼ等しく、ＭＯ
８）ランジスタＭＳＩ〜ＭＳ７はオン状態にあシ、抵抗
Ｒｔ３及び抵抗几１４はとなるので、ＭＯ，Ｓ）ランジ
スタＭＳＩがオンとなり、微小抵抗几１３−１分だけ抵
抗Ｒｔ３のＩＦＤがＭＯＳトランジスタＭＳ２がオフと
なシ、抵抗Ｒ３の値を最適値に調整できる。又、抵抗Ｒ
１４についても同様に調整できる。
第３図及び第４図は本実施例の測定結果を示すＭＥＩ、
ＭＢ２の書込みによって制御される様子を示している。
ＭＢ２の書込みによって制御される様子を示している。
第３図において、横軸は測定温度（Ｃ）、縦軸は出力電
圧Ｖ。ｕｔ（Ｖ ）を表わし、直線ａはＦＲＯＭトラン
ジスタＭＥ４〜ＭＥ７に書込みを行わない場合で抵抗Ｒ
１４は最小値従って出力電圧Ｖ。ｕｔは最高値となって
いる。直線すはＦＲＯＭ）ランジスタＭＥ４を、直ｍ１
１ｃはＰＲＯ拘トランジスタＭＥ４とＭＢ２を、＠線ｄ
はＦＲＯＭトランジスｐＭＥ４．ＭＢ２ 、ＭＢ２を、
直＋１ｉｊｅはＦＲＯＭトランジスタＭＥ４ 、ＭＢ２
、ＭＢ２ 、ＭＢ２をそれぞれ書込んだ場合を示゛シ
、順に出力電圧Ｖ。ｕｔは低くなっ”Ｃおシ最適の値に
調整できることが分る。
圧Ｖ。ｕｔ（Ｖ ）を表わし、直線ａはＦＲＯＭトラン
ジスタＭＥ４〜ＭＥ７に書込みを行わない場合で抵抗Ｒ
１４は最小値従って出力電圧Ｖ。ｕｔは最高値となって
いる。直線すはＦＲＯＭ）ランジスタＭＥ４を、直ｍ１
１ｃはＰＲＯ拘トランジスタＭＥ４とＭＢ２を、＠線ｄ
はＦＲＯＭトランジスｐＭＥ４．ＭＢ２ 、ＭＢ２を、
直＋１ｉｊｅはＦＲＯＭトランジスタＭＥ４ 、ＭＢ２
、ＭＢ２ 、ＭＢ２をそれぞれ書込んだ場合を示゛シ
、順に出力電圧Ｖ。ｕｔは低くなっ”Ｃおシ最適の値に
調整できることが分る。
第４図において、横軸は温度（℃）、縦軸は温度による
出力電圧変動（ｍＶ）を表わしている。
出力電圧変動（ｍＶ）を表わしている。
直線ａ′はＦＲＯＭトランジスタＭＥ１〜ＭＥ３に書込
みを行なわない場合で、 ＋２００１）ｌ）ｍ／℃の温
度係数を示す。直線ｂ′はＦＲＯＭ）ランジスタＭＨＩ
を書込んだ場合で、＋３３ ｐｐｍ７℃の小さい温度係
数を示す。直線ＣはＰ）ＲＯＭ）ランジスタＭＥｔ 、
ＭＢ２を書込んだ場合で、−２５０ｐｐｍＭＥＩのみの
書込みを行うことによシ、最適の温度特性を得ることが
できる。なお第３図のデータはこのように最適の温度特
性に調整したものについて得られたものである。
みを行なわない場合で、 ＋２００１）ｌ）ｍ／℃の温
度係数を示す。直線ｂ′はＦＲＯＭ）ランジスタＭＨＩ
を書込んだ場合で、＋３３ ｐｐｍ７℃の小さい温度係
数を示す。直線ＣはＰ）ＲＯＭ）ランジスタＭＥｔ 、
ＭＢ２を書込んだ場合で、−２５０ｐｐｍＭＥＩのみの
書込みを行うことによシ、最適の温度特性を得ることが
できる。なお第３図のデータはこのように最適の温度特
性に調整したものについて得られたものである。
以上説明したように、本実施例においては、調整はＦＲ
ＯＭ）ランジスタへの書込み電圧として比較的低い値の
電圧（５Ｖ〜１０ｖ）の印加と素子を損傷する程度以下
の紫外線の照射により行われるので、原理的に溶断等の
機械的変化、熱ストレスを伴わず、素子の特性劣化やチ
ップを破壊することはない。
ＯＭ）ランジスタへの書込み電圧として比較的低い値の
電圧（５Ｖ〜１０ｖ）の印加と素子を損傷する程度以下
の紫外線の照射により行われるので、原理的に溶断等の
機械的変化、熱ストレスを伴わず、素子の特性劣化やチ
ップを破壊することはない。
なお、実施例としては、ＦＲＯＭ）ランジスタとして紫
外線消去可能なＦＲＯＭ）ランジスタを用いたが、これ
は他の適切な電気的書替え可能なＦＲＯＭ）ランジスタ
を用いても同様に本発明が適用されることは言うまでも
ない。
外線消去可能なＦＲＯＭ）ランジスタを用いたが、これ
は他の適切な電気的書替え可能なＦＲＯＭ）ランジスタ
を用いても同様に本発明が適用されることは言うまでも
ない。
以上、詳細に説明したとおり、本発明の基準電圧発生回
路は、回路素子の調整回路として、トランジスタスイッ
チとその開閉を制御する電気的書替え可能なプログラマ
ブル読出し専用メモリトランジスタを含んでいるので、
従来のように機械的変化や熱ストレスを伴わずに調整で
きるので、歩留り及び信頼性の高い基準電圧発生回路が
得られるという効果を有している。
路は、回路素子の調整回路として、トランジスタスイッ
チとその開閉を制御する電気的書替え可能なプログラマ
ブル読出し専用メモリトランジスタを含んでいるので、
従来のように機械的変化や熱ストレスを伴わずに調整で
きるので、歩留り及び信頼性の高い基準電圧発生回路が
得られるという効果を有している。
第１図は従来の基準電圧発生回路の一例を示す回路図、
第２図は本発明の一実施例を示す回路図、第３図、第４
図は第２図の実施例の測定結果を示す特性図である。 ＡＩ、Ａｌｌ・・・・・・演算増幅器、Ｆｌ〜Ｆ７・・
・・・・ポリシリコンヒユーズ、Ｐ１〜Ｐ１８・・・・
・・パッド、Ｑ １＋ Ｑ ２１ Ｑ ｉ １＋ Ｑ
１２・・・・・・ＰＮＰ型バイポーラトランジスタ、Ｒ
１〜几５・・・・・・抵抗、ｖｌ・・・・・・正電源線
、ｖ２・・・・・・負電源線、ＭＥＩ〜ＭＥ７・・・・
・・紫外線消去可能なプログラマブル読出し専用メモリ
トランジスタ、ＭＳ１〜ＭＳ７・・・・・・Ｐチャネル
型ＭＯ８）ランジスタ、Ｒ１１〜Ｒ１５，ＲＥ１〜ＲＥ
７・・・・・・抵抗、Ｒ１３−１〜几１３−３ 。 Ｒ１４−１〜Ｒ１４−４・・・・・・微小抵抗、ｖｌｌ
・・・・・・正電源線、ｖｌ２・・・・・・負電源線。 餡 ｚＥＪ
第２図は本発明の一実施例を示す回路図、第３図、第４
図は第２図の実施例の測定結果を示す特性図である。 ＡＩ、Ａｌｌ・・・・・・演算増幅器、Ｆｌ〜Ｆ７・・
・・・・ポリシリコンヒユーズ、Ｐ１〜Ｐ１８・・・・
・・パッド、Ｑ １＋ Ｑ ２１ Ｑ ｉ １＋ Ｑ
１２・・・・・・ＰＮＰ型バイポーラトランジスタ、Ｒ
１〜几５・・・・・・抵抗、ｖｌ・・・・・・正電源線
、ｖ２・・・・・・負電源線、ＭＥＩ〜ＭＥ７・・・・
・・紫外線消去可能なプログラマブル読出し専用メモリ
トランジスタ、ＭＳ１〜ＭＳ７・・・・・・Ｐチャネル
型ＭＯ８）ランジスタ、Ｒ１１〜Ｒ１５，ＲＥ１〜ＲＥ
７・・・・・・抵抗、Ｒ１３−１〜几１３−３ 。 Ｒ１４−１〜Ｒ１４−４・・・・・・微小抵抗、ｖｌｌ
・・・・・・正電源線、ｖｌ２・・・・・・負電源線。 餡 ｚＥＪ
Claims (1)
- 出力電圧及びその温度特性を支配する回路素子の特性値
を調整する調整回路を有する基準電圧発生回路において
、前記調整回路が、前記回路素子の分割された少くとも
一つの微小回路素子に並列に接続されたトランジスタス
イッチと該トランジスタスイッチの開閉を制御する電気
的書替え可能なプログラマブル読出し専用メモリトラン
ジスタとを含むことからなることを特徴とする基準電圧
発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201371A JPS6093531A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧発生回路 |
| US06/665,447 US4673866A (en) | 1983-10-27 | 1984-10-26 | Constant voltage generator using memory transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201371A JPS6093531A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093531A true JPS6093531A (ja) | 1985-05-25 |
Family
ID=16439953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201371A Pending JPS6093531A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4673866A (ja) |
| JP (1) | JPS6093531A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084667A (en) * | 1985-07-26 | 1992-01-28 | Xicor, Inc. | Nonvolatile nonlinear programmable electronic potentiometer |
| JPH0666612B2 (ja) * | 1987-05-26 | 1994-08-24 | ザイコール・インコーポレーテッド | 再プログラム可能な不揮発性非線形電子ポテンショメータ |
| JPH043513A (ja) * | 1990-04-20 | 1992-01-08 | Nec Corp | パワーオンリセット回路 |
| US5146151A (en) * | 1990-06-08 | 1992-09-08 | United Technologies Corporation | Floating voltage reference having dual output voltage |
| WO1994027204A2 (en) * | 1993-05-13 | 1994-11-24 | Microunity Systems Engineering, Inc. | Bias voltage distribution system |
| EP0632357A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Voltage reference circuit with programmable temperature coefficient |
| US5384546A (en) * | 1993-11-08 | 1995-01-24 | International Business Machine Corp. | Time domain component multiplexor |
| KR0146076B1 (ko) * | 1995-06-28 | 1998-08-01 | 문정환 | 반도체 소자의 기판 전압 레규레이터 장치 |
| DE69620382T2 (de) * | 1995-07-21 | 2002-11-07 | Koninklijke Philips Electronics N.V., Eindhoven | Spannungsreferenzanordnung, voltameter, batteriespannung detektionanordnung und ein drahtloses telekommunikationsgerät |
| US5838076A (en) * | 1996-11-21 | 1998-11-17 | Pacesetter, Inc. | Digitally controlled trim circuit |
| US6014052A (en) * | 1997-09-29 | 2000-01-11 | Lsi Logic Corporation | Implementation of serial fusible links |
| JP2871661B1 (ja) * | 1998-01-10 | 1999-03-17 | ローム株式会社 | 半導体装置 |
| US6331768B1 (en) | 2000-06-13 | 2001-12-18 | Xicor, Inc. | High-resolution, high-precision solid-state potentiometer |
| US7259703B2 (en) * | 2004-03-25 | 2007-08-21 | Texas Instruments Incorporated | Device for recording laser trim progress and for detecting laser beam misalignment |
| US7633333B2 (en) * | 2006-11-16 | 2009-12-15 | Infineon Technologies Ag | Systems, apparatus and methods relating to bandgap circuits |
| US8610421B2 (en) | 2010-12-22 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Current generator and method of operating |
| ITMI20110844A1 (it) * | 2011-05-13 | 2012-11-14 | St Microelectronics Srl | Circuito elettronico di trimming |
| US20200373109A1 (en) * | 2019-05-21 | 2020-11-26 | Rosemount Aerospace, Inc. | Fuse assembly and method of making |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1602898A (en) * | 1977-04-26 | 1981-11-18 | Suwa Seikosha Kk | Circuit for detecting a voltage |
| US4414501A (en) * | 1981-05-26 | 1983-11-08 | General Electric Company | Programmable signal amplitude control circuits |
-
1983
- 1983-10-27 JP JP58201371A patent/JPS6093531A/ja active Pending
-
1984
- 1984-10-26 US US06/665,447 patent/US4673866A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4673866A (en) | 1987-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6093531A (ja) | 基準電圧発生回路 | |
| TWI505057B (zh) | 浮動閘極的可程式化低壓降調節器及其方法 | |
| US6147908A (en) | Stable adjustable programming voltage scheme | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| KR0122103B1 (ko) | 반도체 메모리 장치의 퓨즈 소자 | |
| JP2005196738A (ja) | 低電圧ｃｍｏｓバンドギャップ基準 | |
| US5852360A (en) | Programmable low drift reference voltage generator | |
| US20090289697A1 (en) | Bandgap reference generator utilizing a current trimming circuit | |
| JPH07141041A (ja) | トリミング方法及び回路 | |
| CA2213273C (en) | Output characteristics stabilization of cmos devices | |
| US8054668B2 (en) | Method and apparatus for storing data in a write-once non-volatile memory | |
| US6281734B1 (en) | Reference voltage adjustment | |
| JP2009212415A (ja) | トリミング回路 | |
| US20040155701A1 (en) | Internal voltage generator of semiconductor device comprising characteristic controller | |
| US4241315A (en) | Adjustable current source | |
| US20090213678A1 (en) | High yielding, voltage, temperature, and process insensitive lateral poly fuse memory | |
| US5994926A (en) | Circuit and method for programmably changing the transconductance of a transconductor circuit | |
| JP2619692B2 (ja) | インターフェイス回路およびプログラム可能論理配列装置 | |
| US20050122159A1 (en) | Fuse circuit with controlled fuse burn out and method thereof | |
| CN112260677A (zh) | 一种熔丝修调系统及方法 | |
| JPH03241594A (ja) | 半導体メモリのセンス回路 | |
| US7589577B2 (en) | Circuit adjustable after packaging having a voltage limiter and method of adjusting same | |
| JPH05235282A (ja) | 半導体集積回路 | |
| US5822017A (en) | AGC for video signal comprising fusible links | |
| JP2550214B2 (ja) | リダンダンシー回路の使用状態検出方法 |