JPS6093517A - 入出力装置の接続検出装置 - Google Patents
入出力装置の接続検出装置Info
- Publication number
- JPS6093517A JPS6093517A JP58202051A JP20205183A JPS6093517A JP S6093517 A JPS6093517 A JP S6093517A JP 58202051 A JP58202051 A JP 58202051A JP 20205183 A JP20205183 A JP 20205183A JP S6093517 A JPS6093517 A JP S6093517A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- address
- check
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプログラマブルコントローラｖｃＢける入出力
装置の接続状態をチェックするのに好適な入出力装置の
接続検出装置に関するものである。
装置の接続状態をチェックするのに好適な入出力装置の
接続検出装置に関するものである。
従来この種の装置として第１図に示ｊものがあった。図
において、 （１）はプログラマグルコントローラの演
算装置、（２）は入出力装置査号（以下入出力アドレス
と称す）を指定するアドレス発生器、（８）は入出力装
置からの応答信号をチェックする人出力応答チェック回
路、（４）ｒ１入出力装置、叫）は入出力装置ごと任意
に設定ｑｎる入出力アト°レス設定゛器、囮はアドレス
発生器（２膀為ら与えらｎる入出力アドレス信号と上記
入出力アドレス設足器田ｊとの入出力アドレス発生器の
一致を検出するアドレス一致回路である。な２、（５）
と（６）は入出力アドレスバスと入出力応答信号ライン
を示す。
において、 （１）はプログラマグルコントローラの演
算装置、（２）は入出力装置査号（以下入出力アドレス
と称す）を指定するアドレス発生器、（８）は入出力装
置からの応答信号をチェックする人出力応答チェック回
路、（４）ｒ１入出力装置、叫）は入出力装置ごと任意
に設定ｑｎる入出力アト°レス設定゛器、囮はアドレス
発生器（２膀為ら与えらｎる入出力アドレス信号と上記
入出力アドレス設足器田ｊとの入出力アドレス発生器の
一致を検出するアドレス一致回路である。な２、（５）
と（６）は入出力アドレスバスと入出力応答信号ライン
を示す。
上記構成を備える入出力装置の接続検出装置において、
演Ｘ装置（１）内部の入出力アドレス発生器カアドレス
バス（５） ｋ ｋ田して与えらｎた入出力アドレスと
入出力アドレス設定器１４ａＪの設定データと全アドレ
ス一致検出回路囮で昆較し、与えらｎた入出力アドレス
と入出力設定アドレスが一致した入出力製置から、入出
力応答信号を演算装置（１） Ｐ”３の入出力応答チェ
ック回路（８）Ｉｌｃ対して返送する工９にｌさｎでい
る。この入出力応答信号が有の状態の時に入出力装置（
４）の接続状態が正常であること金示し、逆に入出力応
答信号が無の状態が入出力装置（４）の接続状態の異常
を示すようになっている。
演Ｘ装置（１）内部の入出力アドレス発生器カアドレス
バス（５） ｋ ｋ田して与えらｎた入出力アドレスと
入出力アドレス設定器１４ａＪの設定データと全アドレ
ス一致検出回路囮で昆較し、与えらｎた入出力アドレス
と入出力設定アドレスが一致した入出力製置から、入出
力応答信号を演算装置（１） Ｐ”３の入出力応答チェ
ック回路（８）Ｉｌｃ対して返送する工９にｌさｎでい
る。この入出力応答信号が有の状態の時に入出力装置（
４）の接続状態が正常であること金示し、逆に入出力応
答信号が無の状態が入出力装置（４）の接続状態の異常
を示すようになっている。
しかるに、従来の接続構出装置は以上のように構成さｎ
ているため、例えば入出力装置のアドレス設足器世）の
設定データが不適当な場＠に事前に設定データの不具合
を検出できないという欠点があった。
ているため、例えば入出力装置のアドレス設足器世）の
設定データが不適当な場＠に事前に設定データの不具合
を検出できないという欠点があった。
〔発明の概要〕
本発明σ上記の工うな従来のものの欠点全除去するため
Ｖｃなさｎたもので、演算装置内部に入出力装置との接
続が有か桐かの設定を行なう入出力有無設定メモリを設
けてこのメモリの内容と該当する入出力装置からの入出
力応答信号の有無と全照合することＶＣ、Ｃり容入出力
装置のアト“レス設定器の設定データの不具合を事前に
検出できる入出力装置の接続検出装置會提供すること全
目的としている。
Ｖｃなさｎたもので、演算装置内部に入出力装置との接
続が有か桐かの設定を行なう入出力有無設定メモリを設
けてこのメモリの内容と該当する入出力装置からの入出
力応答信号の有無と全照合することＶＣ、Ｃり容入出力
装置のアト“レス設定器の設定データの不具合を事前に
検出できる入出力装置の接続検出装置會提供すること全
目的としている。
以下、本発明の一芙施例葡第１図と同一部分げ同一符号
を附して示′ｊ第２図について説明する。
を附して示′ｊ第２図について説明する。
第２図において、（７）は本実施例ＶＣおいて演算装置
（１）円に新たに設けた入出力製置の肩無設足用メモリ
で、入出力装置からの入出力応答信号の有無に応じて入
出力応答チェック回路、（８１１１７−エってメモリ内
容のチェックアドレスの照合を行うことｙｃ 、ｃ ｖ
、入田力装櫨円のアドレス設定器の設定データの不具合
を娩出するようＶＣなっている。□その１也の構成は従
来例と同様である。
（１）円に新たに設けた入出力製置の肩無設足用メモリ
で、入出力装置からの入出力応答信号の有無に応じて入
出力応答チェック回路、（８１１１７−エってメモリ内
容のチェックアドレスの照合を行うことｙｃ 、ｃ ｖ
、入田力装櫨円のアドレス設定器の設定データの不具合
を娩出するようＶＣなっている。□その１也の構成は従
来例と同様である。
上記構成による動作を以下説明する。先ず、演算装置（
１）内部のアドレス発生器（２）からの入出力アドレス
毎号と入出力製置（４）のアドレス設定器間に設定した
入出力アドレスデータとが一致した場合に、該当する入
出力装置（４）のアドレス一致検出回路囮からは演算装
置（１）の入出力応答チェック回路（８）に入出力応答
信号を返送する。しかして、この応答信号ＶＣより、入
出力応答チェック回路（８）では、そのチェックアドレ
スに対して入出力鉄＆ （４）の接続が有と判断し、入
出力有無設定メモリ（γ）の当該チェックアドレスの内
容とｍ合し、合致していｎは入出力接続正常、合致して
いなけｎば入出力接続異常と判断さｎる。また、入出力
応答チェック回路（３）に２いて、入出力応答信号が検
知できないときに、一定時間紅過後、今回のチェックア
ドレスに対して該当する入出力装置（４）の接続が無い
ものと判断し、入出力有無設定メモリ（γンの同一アド
レスの内容と照合し、合致していｎば入出力接続正常、
合致していなけｎば、入出力接続異常と判断ざｆ、入出
力装置の過剰接続あるいは不足接続などの接続異常が検
出できることになる。
１）内部のアドレス発生器（２）からの入出力アドレス
毎号と入出力製置（４）のアドレス設定器間に設定した
入出力アドレスデータとが一致した場合に、該当する入
出力装置（４）のアドレス一致検出回路囮からは演算装
置（１）の入出力応答チェック回路（８）に入出力応答
信号を返送する。しかして、この応答信号ＶＣより、入
出力応答チェック回路（８）では、そのチェックアドレ
スに対して入出力鉄＆ （４）の接続が有と判断し、入
出力有無設定メモリ（γ）の当該チェックアドレスの内
容とｍ合し、合致していｎは入出力接続正常、合致して
いなけｎば入出力接続異常と判断さｎる。また、入出力
応答チェック回路（３）に２いて、入出力応答信号が検
知できないときに、一定時間紅過後、今回のチェックア
ドレスに対して該当する入出力装置（４）の接続が無い
ものと判断し、入出力有無設定メモリ（γンの同一アド
レスの内容と照合し、合致していｎば入出力接続正常、
合致していなけｎば、入出力接続異常と判断ざｆ、入出
力装置の過剰接続あるいは不足接続などの接続異常が検
出できることになる。
以上のチェックサイクルをプログラマブルコントローラ
の初期スタート時に全入出力アドレス範囲に対して実行
することＩＣより、入出力装置（４）のアドレス設足器
田）の設定良否あるいは、設定部位の故障に起因する不
具合のチェックケ行なうことができる。
の初期スタート時に全入出力アドレス範囲に対して実行
することＩＣより、入出力装置（４）のアドレス設足器
田）の設定良否あるいは、設定部位の故障に起因する不
具合のチェックケ行なうことができる。
なお、上紀笑施例では、プログラマブルコントローラの
初期スタート時に実施した例について説明したが、コン
トローラの一足周期毎に同様のチェック全実施しても同
様の効果を奏する。
初期スタート時に実施した例について説明したが、コン
トローラの一足周期毎に同様のチェック全実施しても同
様の効果を奏する。
以上の工うに本発明ｆｉｌ−工ｎば、＋、ａ：ｅの入出
力製置と接続さｔする演算装置内に入出力Ｍ無設足用メ
モリを設けてそのメモリＶ３容と該当する入出力装置か
らの入出力応答信号の有無との照＠に基いて接続状態を
判Ｆｒ丁、６エうにしたので、容易に入出力装置の接続
状態のチェックができる効果がある。
力製置と接続さｔする演算装置内に入出力Ｍ無設足用メ
モリを設けてそのメモリＶ３容と該当する入出力装置か
らの入出力応答信号の有無との照＠に基いて接続状態を
判Ｆｒ丁、６エうにしたので、容易に入出力装置の接続
状態のチェックができる効果がある。
第１図は従来例による回路ブロック図、第２図は本発明
の一実施例にぶる入出力装置の接続検出装置を示すブロ
ック図である。 （１）：演算装置 （２）：入出力アドレス発生器 （８）二人出力応答チェック回路 （４）二人出力装置 ｍ＋ ：入出力アドレス設足器 囮ニアドレス一致検出回路 （６）二大田カアドレスバス （６）二人出力応答信号ライン （７）二人出力有無設足用メモリ な２、図中、同−符′＠は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
の一実施例にぶる入出力装置の接続検出装置を示すブロ
ック図である。 （１）：演算装置 （２）：入出力アドレス発生器 （８）二人出力応答チェック回路 （４）二人出力装置 ｍ＋ ：入出力アドレス設足器 囮ニアドレス一致検出回路 （６）二大田カアドレスバス （６）二人出力応答信号ライン （７）二人出力有無設足用メモリ な２、図中、同−符′＠は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (1)
- プログラマグルコントローラの演算装置内に入出力アド
レス発生器、及び入出力応答チェック回路を設けると共
に、該演算装置と接続ざｎる複数の入出力装置のそｎぞ
ｎに、入出力アドレス設定器、及び上記入出力アドレス
発生器からの入出力アドレス信号と入出力アドレス設定
器のアドレス発生器との一致を検出して入出力応答信号
全上記入出力応答チェック回路に送出するアドレス一致
検出回路を設けて成る入出力装置の接続検出装置Ｋｊ？
いて、様数個の入出力装置の接続状態をチェックすべく
演算装を円に、接続する入出力装置の入出力アドレスを
設定するメモリを設け、そのメモリ内容と該当する入出
力装置からの入出力応答信号の有無との照合に基いて入
出力装置の従続状態を検出することを特徴とする入出力
装置の接続検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202051A JPS6093517A (ja) | 1983-10-26 | 1983-10-26 | 入出力装置の接続検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202051A JPS6093517A (ja) | 1983-10-26 | 1983-10-26 | 入出力装置の接続検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093517A true JPS6093517A (ja) | 1985-05-25 |
Family
ID=16451120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202051A Pending JPS6093517A (ja) | 1983-10-26 | 1983-10-26 | 入出力装置の接続検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073773A (en) * | 1986-08-18 | 1991-12-17 | U.S. Philips Corp. | Method of establishing a signal path between at least two apparatuses and an arrangement of at least two apparatuses for realising the method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517678A (ja) * | 1974-07-09 | 1976-01-22 | Shin Meiwa Ind Co Ltd | Jidonyushutsukosochiomoketa junkanshikiritsutaikakunosochi |
-
1983
- 1983-10-26 JP JP58202051A patent/JPS6093517A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517678A (ja) * | 1974-07-09 | 1976-01-22 | Shin Meiwa Ind Co Ltd | Jidonyushutsukosochiomoketa junkanshikiritsutaikakunosochi |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073773A (en) * | 1986-08-18 | 1991-12-17 | U.S. Philips Corp. | Method of establishing a signal path between at least two apparatuses and an arrangement of at least two apparatuses for realising the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (ja) | 障害処理方式 | |
| JPS6093517A (ja) | 入出力装置の接続検出装置 | |
| JPS6252650A (ja) | メモリのチエツク方法 | |
| CA1232948A (en) | Loop fault isolator | |
| JPS62180432A (ja) | シグナルプロセサ障害検出回路 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JP3629820B2 (ja) | 基板検査装置 | |
| JPS62180431A (ja) | シグナルプロセサ障害検出回路 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH05143563A (ja) | プロセツサバス障害識別装置および方法 | |
| JPS61205875A (ja) | マイクロコンピユ−タチツプの動作試験器 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS61764A (ja) | ワイヤハ−ネス試験装置 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPS59148451A (ja) | ル−プ・バス制御方式 | |
| JPH03271849A (ja) | バス制御部監視回路 | |
| JPS6284341A (ja) | 入出力装置のアドレス一致検出回路 | |
| JPS63245170A (ja) | フアクシミリ装置 | |
| JPS6372577A (ja) | プリンタ | |
| JPS62180434A (ja) | シグナルプロセサ障害検出回路 | |
| JPH0268873A (ja) | 未完全実装時の誤動作防止方法 |