JPS59148451A - ル−プ・バス制御方式 - Google Patents
ル−プ・バス制御方式Info
- Publication number
- JPS59148451A JPS59148451A JP58022558A JP2255883A JPS59148451A JP S59148451 A JPS59148451 A JP S59148451A JP 58022558 A JP58022558 A JP 58022558A JP 2255883 A JP2255883 A JP 2255883A JP S59148451 A JPS59148451 A JP S59148451A
- Authority
- JP
- Japan
- Prior art keywords
- loop bus
- data processing
- address
- frame
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ループ・バス制御方式に関し、特に、固有の
局アドレスを有する複数のデータ処理装置が接続される
ループ・バスに発生する不良フレームを除去する方式に
関する。
局アドレスを有する複数のデータ処理装置が接続される
ループ・バスに発生する不良フレームを除去する方式に
関する。
従来、固有の局アドレスを持つ複数のデータ処理装置が
接続されているループ・バスにおいて、あるデータ処理
装置で障害が発生すると、該データ処理装置宛のフレー
ムが、該データ処理装置に受信されないで、ループ・バ
ス上に残留してしまい、他の正常なデータ処理装置宛の
フレームに干渉したり、ループ・バスの伝送効率を低下
させてしまうという欠点があった。
接続されているループ・バスにおいて、あるデータ処理
装置で障害が発生すると、該データ処理装置宛のフレー
ムが、該データ処理装置に受信されないで、ループ・バ
ス上に残留してしまい、他の正常なデータ処理装置宛の
フレームに干渉したり、ループ・バスの伝送効率を低下
させてしまうという欠点があった。
本発明は、ループ・バスに接続される、固有の局アドレ
スを持ったデータ処理装置のアドレス検出回路において
、アドレス検出回路が検出するアドレスの値を、当該局
の固有局アドレス以外の値についても、プログラムによ
シ設定可能とする事によシ、ループ・バス上で、どのデ
−タ処理装置にも受信されないまま残留している不良フ
レームを除去せしめ、他の正常フレームに対する干渉を
防ぐと共に、ループ・バスの伝送効率の低下を防止した
ループ・バス制御方式を提供することを目的とする。
スを持ったデータ処理装置のアドレス検出回路において
、アドレス検出回路が検出するアドレスの値を、当該局
の固有局アドレス以外の値についても、プログラムによ
シ設定可能とする事によシ、ループ・バス上で、どのデ
−タ処理装置にも受信されないまま残留している不良フ
レームを除去せしめ、他の正常フレームに対する干渉を
防ぐと共に、ループ・バスの伝送効率の低下を防止した
ループ・バス制御方式を提供することを目的とする。
本発明は、固有の局アドレスを有する複数のデータ処理
装置を接続し、複数のデータ処理装置間で授受されるフ
レームに宛先局のアドレスを付加する構成としたループ
・バス制御方式において、データ処理装置の局アドレス
検出回路の検出アドレス値をプログラムにより任意設定
可能とする事により、ループ・バスに発生する不良フレ
ームを消滅せしめるよう構成して成る′ものである。
装置を接続し、複数のデータ処理装置間で授受されるフ
レームに宛先局のアドレスを付加する構成としたループ
・バス制御方式において、データ処理装置の局アドレス
検出回路の検出アドレス値をプログラムにより任意設定
可能とする事により、ループ・バスに発生する不良フレ
ームを消滅せしめるよう構成して成る′ものである。
以下、本発明を図面に示す実施例に基づいて説明する。
第１図は本発明ループ・バス制御方式の一実施例を示す
ブロック図である。
ブロック図である。
図において、データ処理装置（Ａ）２及びの）７は、他
のデータ処理装置と共に、ループ・バス１に接続され、
各データ処理装置は、それぞれ固有のアドレスを割）当
てられている。
のデータ処理装置と共に、ループ・バス１に接続され、
各データ処理装置は、それぞれ固有のアドレスを割）当
てられている。
データ処理装置囚２は、ループ・バスｌとの接続を行な
うフレーム受信回路３及び切替回路６と、フレームの宛
先アドレスを検出するアドレス検出回路８とを有して成
る。上記フレーム受信回路３は、切替回路６と接続され
、受信したフレームを該回路６を介してループ・バス１
又は自装置（４）に転送する。アドレス検出回路８は、
ループ・バス１から受信するフレームの宛先アドレスを
抽出し、それとアドレス検出回路８円の検出アドレス値
５を比較回路４によシ比較し、一致している時は該フレ
ームを受信し、一致していなければ該フレームをループ
・バス１にそのｉま通すように、上記切替回路６を制御
する。上記検出アドレス値５は、可変であり、プログラ
ムにより任意に設定でき、通常は、自局の局アドレス値
に設定しておく。
うフレーム受信回路３及び切替回路６と、フレームの宛
先アドレスを検出するアドレス検出回路８とを有して成
る。上記フレーム受信回路３は、切替回路６と接続され
、受信したフレームを該回路６を介してループ・バス１
又は自装置（４）に転送する。アドレス検出回路８は、
ループ・バス１から受信するフレームの宛先アドレスを
抽出し、それとアドレス検出回路８円の検出アドレス値
５を比較回路４によシ比較し、一致している時は該フレ
ームを受信し、一致していなければ該フレームをループ
・バス１にそのｉま通すように、上記切替回路６を制御
する。上記検出アドレス値５は、可変であり、プログラ
ムにより任意に設定でき、通常は、自局の局アドレス値
に設定しておく。
ループ・バス１を流れるフレームは、第２図に示すよう
なフォーマットをしている。図において、Ｆは７ラグパ
ターン、ＤＡは宛先の局アドレス、ＳＡは自局アドレス
、Ｃは制御フィールド、Ｆｅ２はフレームチェックシー
ケンスである。
なフォーマットをしている。図において、Ｆは７ラグパ
ターン、ＤＡは宛先の局アドレス、ＳＡは自局アドレス
、Ｃは制御フィールド、Ｆｅ２はフレームチェックシー
ケンスである。
このように構成される本発明ループΦバス制御方式の動
作について説明する。
作について説明する。
ループ・バス１に接続されているデータ処理装置ａ３）
７で障害が発生し、他のデータ処理装置が、データ処理
装置（Ｂ）宛に送信したフレームが受信されないままル
ープ・バス１上に残留したとすると、データ処理装置囚
２は、プログラムによシ一時的に検出アドレス値５をデ
ータ処理装置０３） ７の局アドレスに設定する。こう
する事により、データ処理装置（Ａ）２は、ループ・バ
ス１上に不良フレームとして残留している。データ処理
装置ＣＢ）宛のフレームを受信し、不良フレームとして
廃棄する事が可能となる。
７で障害が発生し、他のデータ処理装置が、データ処理
装置（Ｂ）宛に送信したフレームが受信されないままル
ープ・バス１上に残留したとすると、データ処理装置囚
２は、プログラムによシ一時的に検出アドレス値５をデ
ータ処理装置０３） ７の局アドレスに設定する。こう
する事により、データ処理装置（Ａ）２は、ループ・バ
ス１上に不良フレームとして残留している。データ処理
装置ＣＢ）宛のフレームを受信し、不良フレームとして
廃棄する事が可能となる。
不発明は、以上説明したように、固有の局アドレスを持
った板数のデータ処理装置が接続され、宛先の局アドレ
スを付加したフレームがデータ処理装置間で授受される
様なル−プ・／くス制御方式において、データ処理装置
のアドレス検出回路の検出アドレス値をプログラムによ
シ設定変更可能とする事により、ループ・ノ（ス上に、
不良フレームとして残留している他のデータ処理装置宛
のフレームを、除去する事が可能となυ、いずれかのデ
ータ処理装置で障害が発生した時に、不良フレームが発
生する事による、ループ・バスの伝送効率の低下を防ぐ
効果がある。又、不良フレームによる他の正常フレーム
に対する干渉を防ぐ効果がある。
った板数のデータ処理装置が接続され、宛先の局アドレ
スを付加したフレームがデータ処理装置間で授受される
様なル−プ・／くス制御方式において、データ処理装置
のアドレス検出回路の検出アドレス値をプログラムによ
シ設定変更可能とする事により、ループ・ノ（ス上に、
不良フレームとして残留している他のデータ処理装置宛
のフレームを、除去する事が可能となυ、いずれかのデ
ータ処理装置で障害が発生した時に、不良フレームが発
生する事による、ループ・バスの伝送効率の低下を防ぐ
効果がある。又、不良フレームによる他の正常フレーム
に対する干渉を防ぐ効果がある。
第１図は本発明ループ・バス制御方式の一実施例を示す
ブロック図、第２図はループ・バス上を伝達されるフレ
ームのフォーマットを示す説明図でおる。 工・・・ループ・バス、２・・−データ処理装置囚、３
・・・フレーム受信回路、４・・・比較回路、５・・・
検出アドレス値、６・・・切替回路、７・・・データ処
理装置の）、８・・・アドレス検出回路。 出願人 日本電気株式会社（外１名）
ブロック図、第２図はループ・バス上を伝達されるフレ
ームのフォーマットを示す説明図でおる。 工・・・ループ・バス、２・・−データ処理装置囚、３
・・・フレーム受信回路、４・・・比較回路、５・・・
検出アドレス値、６・・・切替回路、７・・・データ処
理装置の）、８・・・アドレス検出回路。 出願人 日本電気株式会社（外１名）
Claims (1)
- 【特許請求の範囲】 固有の局アドレスを有する複数のデータ処理装置をルー
プ・バスを介して接続し、これらのデータ処理装置の間
で、各々局アドレス検出回路によシ宛先アドレスを検出
してフレームを授受する構成としたループ・バス制御方
式において、 上記局アドレス検出回路は、フレームの局アドレスを予
め設定した検出アドレス値と比較して検出するよう構成
され、且つ、該検出アドレス値の設定を可変として成り
、ループ・バスに発生する不良フレームを検出してルー
プ・バス上から消滅せしめるよう構成したことを！＋！
ｆ徴とするループ・バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58022558A JPS59148451A (ja) | 1983-02-14 | 1983-02-14 | ル−プ・バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58022558A JPS59148451A (ja) | 1983-02-14 | 1983-02-14 | ル−プ・バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148451A true JPS59148451A (ja) | 1984-08-25 |
Family
ID=12086182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58022558A Pending JPS59148451A (ja) | 1983-02-14 | 1983-02-14 | ル−プ・バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324841A (ja) * | 1989-06-22 | 1991-02-01 | Katsuhiko Hirayama | リング型ネットワークの通信路制御方式 |
-
1983
- 1983-02-14 JP JP58022558A patent/JPS59148451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324841A (ja) * | 1989-06-22 | 1991-02-01 | Katsuhiko Hirayama | リング型ネットワークの通信路制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507777A (en) | Protocol for determining physical order of active stations on a token ring | |
| JPS59148451A (ja) | ル−プ・バス制御方式 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH06350492A (ja) | 配電線通信システムの異常検出方式 | |
| JP2513121B2 (ja) | シリアルバス用伝送装置 | |
| JP3646346B2 (ja) | コンピュータシステムの異常処理方式 | |
| JP2756002B2 (ja) | ローカルエリア網のフレーム伝送方式 | |
| JPH01106654A (ja) | 障害情報収集方式 | |
| JPS60196042A (ja) | ル−プバス制御方式 | |
| JPH0311838A (ja) | リモートブリッジ通信のデータチェック方式 | |
| JPH0228941B2 (ja) | ||
| JPS6314542B2 (ja) | ||
| KR0174001B1 (ko) | 하이레벨 데이타 링크 제어절차 프레임의 경로 선택장치 | |
| JPS62226238A (ja) | コンピユ−タシステム | |
| JPS62243443A (ja) | 二重系ル−プ形デ−タ伝送装置 | |
| JPH02205136A (ja) | 擬似障害発生方式 | |
| JPH01171343A (ja) | ループ型ネットワークシステムの接続順調査方式 | |
| JPH01256244A (ja) | マルチドロップ回線における障害処理方式 | |
| JPH02239743A (ja) | データ伝送システム | |
| JPS61136344A (ja) | 制御バスチエツク方式 | |
| JPH03265247A (ja) | 障害検知方式 | |
| JPH03271849A (ja) | バス制御部監視回路 | |
| JPH0310434A (ja) | データ通信システムの警報検出方式 | |
| JPH03276204A (ja) | 監視用状態信号入力方式 |