JPS609173A - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JPS609173A JPS609173A JP11726083A JP11726083A JPS609173A JP S609173 A JPS609173 A JP S609173A JP 11726083 A JP11726083 A JP 11726083A JP 11726083 A JP11726083 A JP 11726083A JP S609173 A JPS609173 A JP S609173A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor device
- gate
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical group OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000007864 aqueous solution Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 13
- 238000010894 electron beam technology Methods 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000007788 liquid Substances 0.000 abstract 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 1
- -1 hydrogen peroxide group compound Chemical class 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は砒化ガリウム（ＧａＡｓ）を主成分とした電界
効果型半導体装置の製造方法に関するものである。
効果型半導体装置の製造方法に関するものである。
従来技術と問題点
従来の電界効果型半導体装置の製造方法をｗ−１図の工
程図により説明すると次の通りである。
程図により説明すると次の通りである。
まず、第１図（ａ）に示すように、ＱａＡｓを主成分と
する半絶縁性基板１上にノンドープのバッファ層２を約
３μｎｉの厚さに形成し、この上に不純物濃度（１〜３
）Ｘ１０”、（，４の活性層６を約０．５〜０．６ｐｔ
ｎの厚さに形成する。そして、この基板を用いて電界効
果型半導体装置形成部にメサ形状を形成し素子間を分離
させる。
する半絶縁性基板１上にノンドープのバッファ層２を約
３μｎｉの厚さに形成し、この上に不純物濃度（１〜３
）Ｘ１０”、（，４の活性層６を約０．５〜０．６ｐｔ
ｎの厚さに形成する。そして、この基板を用いて電界効
果型半導体装置形成部にメサ形状を形成し素子間を分離
させる。
次にこの上に、第１図（ｂ）に示すように、ソース電極
４．ドレーン電極５を形成する。この形成はＡｕＧｅ
、 Ａｕを連続的に被着形成し合金化処理により低抵抗
性接触をとることにより行われる。
４．ドレーン電極５を形成する。この形成はＡｕＧｅ
、 Ａｕを連続的に被着形成し合金化処理により低抵抗
性接触をとることにより行われる。
次に第１図（Ｃ）に示すように、電子線レジスト６をコ
ーティング１−でこれを適当な温度で予備加熱した後、
ゲートパターンに沿って電子ビームで直接描画を行い現
像処理を施してスリットパターン７を形成する。
ーティング１−でこれを適当な温度で予備加熱した後、
ゲートパターンに沿って電子ビームで直接描画を行い現
像処理を施してスリットパターン７を形成する。
次に第１図（ｄ）に示すように、弗酸系等のりセスエッ
チ液によりスリットパターン７をマスクとして活性層ろ
をエツチングしてリセス８を形成する。
チ液によりスリットパターン７をマスクとして活性層ろ
をエツチングしてリセス８を形成する。
次に第１図（ｅ）に示すよう、に、スリットパターン７
と利用し真空中でゲート金属９を被着することによりゲ
ート電極１０を形成し、電子線レジスト６゜ゲート金１
．＜９をリフトオフし、て第１図（ｆ）に示す半導体装
Ｕ１１“を得ることができる。
と利用し真空中でゲート金属９を被着することによりゲ
ート電極１０を形成し、電子線レジスト６゜ゲート金１
．＜９をリフトオフし、て第１図（ｆ）に示す半導体装
Ｕ１１“を得ることができる。
ところが、このような従来の方法では、特に低雑音用電
界効果型半匂休装置を体成する場合、第１図（ｅ）に示
すように′電子線レジスト乙に電子ビームにより形成さ
れるスリットパターン７がオーバカット状になる（下床
がりになる）ため、従来の弗酸系のリセスエッチ液でエ
ツチングを行うと第１図（ｄｌに示すように広い９セヌ
８が形成される。
界効果型半匂休装置を体成する場合、第１図（ｅ）に示
すように′電子線レジスト乙に電子ビームにより形成さ
れるスリットパターン７がオーバカット状になる（下床
がりになる）ため、従来の弗酸系のリセスエッチ液でエ
ツチングを行うと第１図（ｄｌに示すように広い９セヌ
８が形成される。
従って、その後第１図（ｅ）の工程でゲート′電極１ｏ
を形成すると、該ゲート電（ｉｌｏの両側にリセスの平
らな部分が残り、ソース電極４．ゲート電極１０間の直
列抵抗（Ｒｓ）が増加し、伝達コンダクタンス（ｆｍ）
が低減して高利得、高周波化が実現できない。
を形成すると、該ゲート電（ｉｌｏの両側にリセスの平
らな部分が残り、ソース電極４．ゲート電極１０間の直
列抵抗（Ｒｓ）が増加し、伝達コンダクタンス（ｆｍ）
が低減して高利得、高周波化が実現できない。
発明の目的
本発明は上述の欠点を解決するためのもので、直列抵抗
（Ｒｓ ）を低減させて伝達コンダクタンス（７ｍ）を
向上させることのできる′ｔａ界効果型半導体装置の製
造方法を提供することを目的としている。
（Ｒｓ ）を低減させて伝達コンダクタンス（７ｍ）を
向上させることのできる′ｔａ界効果型半導体装置の製
造方法を提供することを目的としている。
発明の構成
本発明では、リセスを形成するためのエツチング液とし
て従来の弗酸系のものに代えてアスモニア、過酸化水素
系のものを用いることにょリセス形成幅を狭くし、ゲー
ト電極両側にリセスの平らなｒｌｓ分が残らないように
してソース電極、ゲー） ７電極間の直列抵抗を低減す
るように構成されている。
て従来の弗酸系のものに代えてアスモニア、過酸化水素
系のものを用いることにょリセス形成幅を狭くし、ゲー
ト電極両側にリセスの平らなｒｌｓ分が残らないように
してソース電極、ゲー） ７電極間の直列抵抗を低減す
るように構成されている。
発明の実施例
以下、第２図に関連して本発明の詳細な説明する。
第２図は、本発明の製造方法を示す工程図で、図中従来
と同一構成のものには従来と同一符号を付している。
と同一構成のものには従来と同一符号を付している。
本発明の場合、第２図（ａ） ｊ （ｂ） 、 （ｅ）
の工程は従来と同様で、それ以後の工程が異なる。次に
第２図（ｄ）以後の工程について説明する。
の工程は従来と同様で、それ以後の工程が異なる。次に
第２図（ｄ）以後の工程について説明する。
第２図（ｃ）までの工程でスリットパターン７が形成さ
れた後、第２図（ｄ）に示すようにリセスエッチ液によ
りスリットパターン７をマスクとして活性ｆ１３をエツ
チングしてリセス２１を形成するが、この場合のリセス
エッチ液としては、アンモニア。
れた後、第２図（ｄ）に示すようにリセスエッチ液によ
りスリットパターン７をマスクとして活性ｆ１３をエツ
チングしてリセス２１を形成するが、この場合のリセス
エッチ液としては、アンモニア。
過酸化水素系水溶液を使用する。−例として、アンモニ
ア、過酸化水素、水の混合比は各々２ ｃｃ 。
ア、過酸化水素、水の混合比は各々２ ｃｃ 。
１（Ｓ ＣＣ、３００〜１０００ 羊の容量比とする。
このようなりセスエッチ液を使用してエツチングを行う
と、リセス２１の傾斜部２２が従来より内側により、該
傾斜部２２の立上り部の間隔Ｗが従来より狭くなる。
と、リセス２１の傾斜部２２が従来より内側により、該
傾斜部２２の立上り部の間隔Ｗが従来より狭くなる。
従って、その後に従来と同様の方法で第２図（、）に示
すようにゲート金属２５．ゲート電極２４を同時形成し
た場合、該ゲート電極２４０両側にはリセス２１の平ら
な部分が残らない。
すようにゲート金属２５．ゲート電極２４を同時形成し
た場合、該ゲート電極２４０両側にはリセス２１の平ら
な部分が残らない。
その後、電子線レジスト６、ゲート金属２３をリフトオ
フして第２図（ｆ）に示す半導体装置を得ることができ
る。
フして第２図（ｆ）に示す半導体装置を得ることができ
る。
本願の応用例として、同一導電型のへテロ接合を有する
高電子移動度トランジスタにも適用することができる。
高電子移動度トランジスタにも適用することができる。
発明の効果
以上述べたように、本発明によれは、リセスを形成する
ためのエツチング液として、従来の弗酸系のものに代え
てアンモニア、過酸化水素系のものを用いることにより
リセス形成幅を狭くすることができるため、ゲート電極
の両側にリセスの平らな部分が残らないようにしてソー
ス電極、ゲート電極間の直列抵抗を低減させて伝達コン
ダクタンスを向上させることかでさる。従って、高周波
化、高利得化、低雑音化等の特性向上を図ることが可能
である。
ためのエツチング液として、従来の弗酸系のものに代え
てアンモニア、過酸化水素系のものを用いることにより
リセス形成幅を狭くすることができるため、ゲート電極
の両側にリセスの平らな部分が残らないようにしてソー
ス電極、ゲート電極間の直列抵抗を低減させて伝達コン
ダクタンスを向上させることかでさる。従って、高周波
化、高利得化、低雑音化等の特性向上を図ることが可能
である。
第１図は従来の電界効果型半導体装置の製造方法を示す
工程図、第２図は本発明に係る電界効果型半導体装置の
製造方法の実施例を示す工程図で、図中、１は半絶縁性
基板、２はバッファ層、６は活性層、４はソース電極、
５はドレイン電極、６＆Ｐ電子線レジスト、７はスリッ
トパターン、２１はリセス、２２は傾斜部、２３はゲー
ト金属、２４はゲート電極である。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外１名） 第１図 第２図
工程図、第２図は本発明に係る電界効果型半導体装置の
製造方法の実施例を示す工程図で、図中、１は半絶縁性
基板、２はバッファ層、６は活性層、４はソース電極、
５はドレイン電極、６＆Ｐ電子線レジスト、７はスリッ
トパターン、２１はリセス、２２は傾斜部、２３はゲー
ト金属、２４はゲート電極である。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外１名） 第１図 第２図
Claims (1)
- 半絶縁性基板上に形成された活性層上にソース電極及び
ドレイン電極を形成した後、これらを覆ってゲート電極
形成用スリットパターンを備えたレジスト１模を形成し
、次に該レジストをマスクにリセスエッチ液によりエツ
チングを行って前記活性層にリセスを形成した後、該リ
セス上に前記レジストのマスクを介しゲート電極を破着
により形成する電界効果型半導体装置の製造方法におい
て、前記リセスエッチ液として′アンモニア・過酸化水
素系水溶液を用いたことを特徴とする電界効果型半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11726083A JPS609173A (ja) | 1983-06-29 | 1983-06-29 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11726083A JPS609173A (ja) | 1983-06-29 | 1983-06-29 | 電界効果型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609173A true JPS609173A (ja) | 1985-01-18 |
Family
ID=14707354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11726083A Pending JPS609173A (ja) | 1983-06-29 | 1983-06-29 | 電界効果型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038966A (ja) * | 2010-08-09 | 2012-02-23 | Sanken Electric Co Ltd | 化合物半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364481A (en) * | 1976-11-20 | 1978-06-08 | Sony Corp | Production of schottky type field effect transistor |
| JPS54146974A (en) * | 1978-05-10 | 1979-11-16 | Toshiba Corp | Production of schottky field effect transistor |
| JPS5515290A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
-
1983
- 1983-06-29 JP JP11726083A patent/JPS609173A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364481A (en) * | 1976-11-20 | 1978-06-08 | Sony Corp | Production of schottky type field effect transistor |
| JPS54146974A (en) * | 1978-05-10 | 1979-11-16 | Toshiba Corp | Production of schottky field effect transistor |
| JPS5515290A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038966A (ja) * | 2010-08-09 | 2012-02-23 | Sanken Electric Co Ltd | 化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177159A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US4578343A (en) | Method for producing field effect type semiconductor device | |
| JPH0472381B2 (ja) | ||
| JPS609173A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2867472B2 (ja) | 半導体装置 | |
| JP2001267287A (ja) | 半導体装置の製造方法 | |
| JP2915003B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6273675A (ja) | 半導体装置 | |
| JP3153560B2 (ja) | 半導体装置の製造方法 | |
| JPS63197380A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS6239834B2 (ja) | ||
| JPS62260370A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JP3534370B2 (ja) | 半導体装置の製造方法 | |
| JPS6159881A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001035840A (ja) | エッチング方法および半導体装置の製造方法 | |
| JPS58199567A (ja) | シヨツトキ障壁型電界効果トランジスタ及びその製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPS635572A (ja) | 接合型電解効果トランジスタの製造方法 | |
| JPS6216574A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03233939A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02117145A (ja) | 電界効果トランジスタの製造方法 |