JPS6091714A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS6091714A JPS6091714A JP20047683A JP20047683A JPS6091714A JP S6091714 A JPS6091714 A JP S6091714A JP 20047683 A JP20047683 A JP 20047683A JP 20047683 A JP20047683 A JP 20047683A JP S6091714 A JPS6091714 A JP S6091714A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- comparator
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は信号検出回路に係り、特に、信号入力部に比
較器を設置して基準レベルと入力信号とを比較して信号
検出をする信号検出回路の電源投入時の誤検出防止に関
する。
較器を設置して基準レベルと入力信号とを比較して信号
検出をする信号検出回路の電源投入時の誤検出防止に関
する。
第１図はこの種の信号検出回路を示している。
比較器２の非反転入力端子（＋）に形成された入力端子
４Ａには、検出すべき信号が与えられ、他方その反転入
力端子（−）に形成された入力端子４Ｂには電圧源６で
比較基準レベルＶＲＥ Ｆが設定されている。この比較
器２の出力は調波を発生する波形発生回路８に与えられ
、波形発生回路８はトランジスタ１０、抵抗１２及びコ
ンデンサ１４から構成され、その出力はスイッチング回
路１６に与えられる。このスイッチング回路１６は、駆
動電圧Ｖｃｃが印加される電源端子１７と基準電位点端
子１８との間に、抵抗２０を介してトランジスタ２２を
設置したものであり、トランジスタ２２のベースには前
記波形発生回路８の出力が与えられ、その出力はコレク
タに形成された出力端子２４から取出される。
４Ａには、検出すべき信号が与えられ、他方その反転入
力端子（−）に形成された入力端子４Ｂには電圧源６で
比較基準レベルＶＲＥ Ｆが設定されている。この比較
器２の出力は調波を発生する波形発生回路８に与えられ
、波形発生回路８はトランジスタ１０、抵抗１２及びコ
ンデンサ１４から構成され、その出力はスイッチング回
路１６に与えられる。このスイッチング回路１６は、駆
動電圧Ｖｃｃが印加される電源端子１７と基準電位点端
子１８との間に、抵抗２０を介してトランジスタ２２を
設置したものであり、トランジスタ２２のベースには前
記波形発生回路８の出力が与えられ、その出力はコレク
タに形成された出力端子２４から取出される。
このような信号検出回路によれば、信号振幅レベルが基
準レベルｖＲＥ Ｆを越えた範囲で与えられるパルス幅
を持つパルスが比較器２から出力され、そのパルス幅の
期間において、トランジスタ１０が導通し、それ以外の
期間においては不導通となり、このスイッチング動作に
応動してコンデンサ１４の充放電動作が繰り返され、ｌ
・ランジスタ２２のヘースには調波電圧が形成される。
準レベルｖＲＥ Ｆを越えた範囲で与えられるパルス幅
を持つパルスが比較器２から出力され、そのパルス幅の
期間において、トランジスタ１０が導通し、それ以外の
期間においては不導通となり、このスイッチング動作に
応動してコンデンサ１４の充放電動作が繰り返され、ｌ
・ランジスタ２２のヘースには調波電圧が形成される。
この調波電圧は１〜ランジスタ２２のスレシュホールド
レベルを越えている範囲において、出力電圧がコレクタ
に発生し、その電圧出力を出力端子２４から取出すこと
ができる。
レベルを越えている範囲において、出力電圧がコレクタ
に発生し、その電圧出力を出力端子２４から取出すこと
ができる。
第２図は、電源スィッチの投入から定常状態の動作まで
の動作波形を示し、第２図Ａは電源電圧Ｖｃｃの立上が
り波形、第２図Ｂは比較器２の入力端子４Ａに対する入
力信号波形を示し、Ｂにおいて、Ｓは電源投入時に発生
する検出すべき信号以外の過渡音信号（ポツプ音信号）
を示している。
の動作波形を示し、第２図Ａは電源電圧Ｖｃｃの立上が
り波形、第２図Ｂは比較器２の入力端子４Ａに対する入
力信号波形を示し、Ｂにおいて、Ｓは電源投入時に発生
する検出すべき信号以外の過渡音信号（ポツプ音信号）
を示している。
このような信号Ｓが到来し、その信号レベルが基準レベ
ルを越えている場合、第２図Ｃに示すように、比較器２
は出力を発生ずる。この出力は波形発生回路８で検出さ
れ、第２図りに示すように、対応する調波電圧を発生し
、出力端子２４には第２図Ｅに示す電圧が発生ずる。こ
の場合、Ｅに示す出力の内、区間Ｔの電圧出力は過渡音
信号による誤動作部分を示している。
ルを越えている場合、第２図Ｃに示すように、比較器２
は出力を発生ずる。この出力は波形発生回路８で検出さ
れ、第２図りに示すように、対応する調波電圧を発生し
、出力端子２４には第２図Ｅに示す電圧が発生ずる。こ
の場合、Ｅに示す出力の内、区間Ｔの電圧出力は過渡音
信号による誤動作部分を示している。
このような誤動作を生した場合、出力側の制御系統或い
は信号系統の誤動作を牛ぜしめることになる。
は信号系統の誤動作を牛ぜしめることになる。
この発明は電源投入時の信号検出の誤動作を防止した信
号検出回路の提供を目的とする。
号検出回路の提供を目的とする。
この発明は、入力信号と基準レベルとを比較器で比較し
、その比較出力に応動して波形発生回路によって波形を
発生ずる信号検出回路において、前記比較器の出力パル
スを所定数だけ計数することによって電源投入後の所定
時間、前記波形発生回路の動作を停止させるべき信号を
出力する計数回路と、この計数回路の出力に応動してｉ
ｉｊ記波形発生回路の動作を制御するスイッチング回路
とから構成したことを特徴とする。
、その比較出力に応動して波形発生回路によって波形を
発生ずる信号検出回路において、前記比較器の出力パル
スを所定数だけ計数することによって電源投入後の所定
時間、前記波形発生回路の動作を停止させるべき信号を
出力する計数回路と、この計数回路の出力に応動してｉ
ｉｊ記波形発生回路の動作を制御するスイッチング回路
とから構成したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図はこの発明の信号検出回路の実施例を示し、第１
図に示す信号検出回路と同一部分には同一符号をイ１し
である。図において、比較器２の出力は抵抗２６を介し
て波形発生回路８のトランジスタ１０のヘースに与えら
れるとともに、その出力パルスを計数する計数回路とし
ての分周回路２８に与えられる。この分周回路２８はＴ
フリ・７ブフロノプ回路３０．３２で構成され、これら
のＴフリップフロップ回路３０．３２はそれぞれ１／２
分周回路を構成している。１゛フリツプフロツプ路３０
のトリガ入力Ｔには比較器２の出力が与えられ、Ｔフリ
ップフロン１回路３００反転出力６がＴフリップフロン
１回路３２のトリガ人力′ｒと成っており、この結果、
分周回路２Ｂは１／４分周出力を発生ずるように成って
いる。各１゛フリンブフロソプ路３０．３２のリセット
端子Ｒには共通のリセット端子３４が形成され、重り、
９の投入と同時にリセットパルスが与えられる。
図に示す信号検出回路と同一部分には同一符号をイ１し
である。図において、比較器２の出力は抵抗２６を介し
て波形発生回路８のトランジスタ１０のヘースに与えら
れるとともに、その出力パルスを計数する計数回路とし
ての分周回路２８に与えられる。この分周回路２８はＴ
フリ・７ブフロノプ回路３０．３２で構成され、これら
のＴフリップフロップ回路３０．３２はそれぞれ１／２
分周回路を構成している。１゛フリツプフロツプ路３０
のトリガ入力Ｔには比較器２の出力が与えられ、Ｔフリ
ップフロン１回路３００反転出力６がＴフリップフロン
１回路３２のトリガ人力′ｒと成っており、この結果、
分周回路２Ｂは１／４分周出力を発生ずるように成って
いる。各１゛フリンブフロソプ路３０．３２のリセット
端子Ｒには共通のリセット端子３４が形成され、重り、
９の投入と同時にリセットパルスが与えられる。
この分周回路２８の出力側にはＳＲフリップフロップ回
路３６が設置され、このＳＲフリップフロップ回路３６
のセント人力Ｓには前記′Ｆフリソプフロンブ回路３２
の非反転出力Ｑが与えられ、リセ・ノド入力Ｒにはリセ
ット端子３４がらリセットパルスが与えられる。
路３６が設置され、このＳＲフリップフロップ回路３６
のセント人力Ｓには前記′Ｆフリソプフロンブ回路３２
の非反転出力Ｑが与えられ、リセ・ノド入力Ｒにはリセ
ット端子３４がらリセットパルスが与えられる。
また、波形発生回路８のトランジスタ］０のヘースと基
準電位ラインとの間には、ＳＲフリソプフＩＥツブ回路
３６の出力に応動して波形発生回路８の動作を制御する
スイッチング回路３８が設置されている。このスイッチ
ング回路３８ばｌ・ランジスタ４０で構成され、このト
ランジスタ４ｏのヘースにはＳＲフリップフロップ回路
３６の反転出力δが与えられている。
準電位ラインとの間には、ＳＲフリソプフＩＥツブ回路
３６の出力に応動して波形発生回路８の動作を制御する
スイッチング回路３８が設置されている。このスイッチ
ング回路３８ばｌ・ランジスタ４０で構成され、このト
ランジスタ４ｏのヘースにはＳＲフリップフロップ回路
３６の反転出力δが与えられている。
以上の構成において、その動作を第４図を参照して詳細
に説明する。第４図において、Ｈは高レベル区間、１４
は低レベル区間を示す。
に説明する。第４図において、Ｈは高レベル区間、１４
は低レベル区間を示す。
第４図Ａは電源の投入状態、第４図Ｂは入力端子４Ａに
与えられる入力信号を示し、Ｂにおいて、ＶＲＥ Ｆは
電圧源６によって入力端子４Ｂに与えられる基準電圧レ
ベル、Ｓは電源の投入時における過渡状態で発生し、信
号入力の前段階で与えられる過渡音信号即ちポンプ音信
号である。
与えられる入力信号を示し、Ｂにおいて、ＶＲＥ Ｆは
電圧源６によって入力端子４Ｂに与えられる基準電圧レ
ベル、Ｓは電源の投入時における過渡状態で発生し、信
号入力の前段階で与えられる過渡音信号即ちポンプ音信
号である。
第４図Ｃは比較器２の出力パルスを示し、その出力パル
スは入力信号の振幅レベルが基準電圧レベルを越えてい
る区間のパルス幅を持ち、信号Ｓに対応するパルスも発
生する。
スは入力信号の振幅レベルが基準電圧レベルを越えてい
る区間のパルス幅を持ち、信号Ｓに対応するパルスも発
生する。
分周回路２８のＴフリツブフロ２プ回路３０．３２及び
ＳＲフリップフロップ回路３６は電源の投入に応動して
リセット端子３４からリセ・ノド入力が与えられ、電源
の投入と同時にリセット状態に移行している。このよう
な状態において、比較器２の出力パルスは分周回路２８
のＴフリツブフロ２プ回路３０に順次与えられ、第４図
りはこのフリップフロップ回路３０の反転出力ｄを示し
、これは比較器２の分周出力と成っており、この出力ｄ
が１゛フリツプフロツプ路３２に与えられる。
ＳＲフリップフロップ回路３６は電源の投入に応動して
リセット端子３４からリセ・ノド入力が与えられ、電源
の投入と同時にリセット状態に移行している。このよう
な状態において、比較器２の出力パルスは分周回路２８
のＴフリツブフロ２プ回路３０に順次与えられ、第４図
りはこのフリップフロップ回路３０の反転出力ｄを示し
、これは比較器２の分周出力と成っており、この出力ｄ
が１゛フリツプフロツプ路３２に与えられる。
第４図ＥはＴフリップフロップ回路３２の非反転出力Ｑ
を示し、この出力はＴフリップフロ・ノブ回路３０の分
周出力と成っている。
を示し、この出力はＴフリップフロ・ノブ回路３０の分
周出力と成っている。
この出力ＱはＳＲフリップフロップ回路３６に与えられ
、ＳＲフリップフロップ回路３６は七ノド状態に移行す
るが、電源投入と同時にリセット状態に置かれているた
め、その反転出力頁は電源投入時点からＴフリップフロ
ップ回路３２が反転出力を発生ずるまでの所定時間にお
いて高レベルとなり第４図Ｆに示す出力を発生する。
、ＳＲフリップフロップ回路３６は七ノド状態に移行す
るが、電源投入と同時にリセット状態に置かれているた
め、その反転出力頁は電源投入時点からＴフリップフロ
ップ回路３２が反転出力を発生ずるまでの所定時間にお
いて高レベルとなり第４図Ｆに示す出力を発生する。
このため、電源投入からの一定時間、即ち分周回路２８
が２発目のパルスの計数を開始する時刻が到来するまで
の時間において、トランジスタ４０は導通状態となり、
波形発生回路８の動作が停止され、比較器２の出力パル
スの検出が遮断される。
が２発目のパルスの計数を開始する時刻が到来するまで
の時間において、トランジスタ４０は導通状態となり、
波形発生回路８の動作が停止され、比較器２の出力パル
スの検出が遮断される。
そして、前記時間の終了と同時にスイッチング回路３８
が不導通状態となり、トランジスタ１００ヘースには第
４図Ｃに示すパルスに対応した第４図Ｇに示すパルスが
入力され、トランジスタ１０は比較器２の入力パルスに
応動してスイッチング動作を繰り返し、トランジスタ２
２のヘースには第４図Ｈに示す調波電圧が発生する。こ
の調波電７−Ｌ−／Ｊ Ａ〜ｌノフノク１ｌＪ１１［ｊ
のスレシュホールドレベルＶＳ１１を越えない区間にお
いて、トランジスタ２２のコレクタ電圧は一定の高レベ
ルを維持し、この電圧出力は第４図■に示すようになり
、これを出力端子２４がら信号検出出力として取出すこ
とができる。
が不導通状態となり、トランジスタ１００ヘースには第
４図Ｃに示すパルスに対応した第４図Ｇに示すパルスが
入力され、トランジスタ１０は比較器２の入力パルスに
応動してスイッチング動作を繰り返し、トランジスタ２
２のヘースには第４図Ｈに示す調波電圧が発生する。こ
の調波電７−Ｌ−／Ｊ Ａ〜ｌノフノク１ｌＪ１１［ｊ
のスレシュホールドレベルＶＳ１１を越えない区間にお
いて、トランジスタ２２のコレクタ電圧は一定の高レベ
ルを維持し、この電圧出力は第４図■に示すようになり
、これを出力端子２４がら信号検出出力として取出すこ
とができる。
このように電源投入からの一定時間、波形発生回路８の
動作を停止するので、電源投入時の過渡状態におけるポ
ツプ音信号の検出を避けることができ、信頼性の高い信
号検出を行うことができ、ポツプ音信号による誤動作を
防止することができる。
動作を停止するので、電源投入時の過渡状態におけるポ
ツプ音信号の検出を避けることができ、信頼性の高い信
号検出を行うことができ、ポツプ音信号による誤動作を
防止することができる。
第５図はこの発明の信号検出回路の他の実施例を示し、
前記実施例と同一部分には同一符号をイ」しである。前
記実施例では単一の比較器２で構成し、その比較レベル
ｖＲＥ Ｆは入力信号の正の振幅に対して設定したが、
この実施例では一対の比較器２Ａ、２Ｂを設置し、一方
の比較器２Ａの非反転入力端子（＋）、他方の比較器２
Ｂの反転入力端子（−）に共通の入力端子４Ａを形成し
て入力信号を与え、比較器２Ａの反転入力端子（−）に
形成した入力端子４Ｂには、電圧源６Ａがら比較レベル
ＶＲＥＦＩ、比較器２Ｂの非反転入力端子（＋）に形成
した入力端子４ｃには、電圧源６八から比較レベルＶＲ
ＥＦ２ （＜ＶＲＥＦＩ）を個別に設定するものとする
。特に、この基準レベルｖＲＥ Ｆ ２を入力信号振幅
の負側に設定すれば、両波検出が可能になる。
前記実施例と同一部分には同一符号をイ」しである。前
記実施例では単一の比較器２で構成し、その比較レベル
ｖＲＥ Ｆは入力信号の正の振幅に対して設定したが、
この実施例では一対の比較器２Ａ、２Ｂを設置し、一方
の比較器２Ａの非反転入力端子（＋）、他方の比較器２
Ｂの反転入力端子（−）に共通の入力端子４Ａを形成し
て入力信号を与え、比較器２Ａの反転入力端子（−）に
形成した入力端子４Ｂには、電圧源６Ａがら比較レベル
ＶＲＥＦＩ、比較器２Ｂの非反転入力端子（＋）に形成
した入力端子４ｃには、電圧源６八から比較レベルＶＲ
ＥＦ２ （＜ＶＲＥＦＩ）を個別に設定するものとする
。特に、この基準レベルｖＲＥ Ｆ ２を入力信号振幅
の負側に設定すれば、両波検出が可能になる。
そして、各比較器２Ａ、２Ｂの出方をＯＲ回路４２を介
して出力するようにし、前記実施例と同様の回路に供給
するようにされる。
して出力するようにし、前記実施例と同様の回路に供給
するようにされる。
このようにすれば、その動作波形は第６図に示すように
なる。第６図Ａ及びＢは第４図Ａ及びＢに対応し、第６
図Ｂに示す波形において、電圧レベルＶＲＥＦＩ、Ｖｌ
ｌＥＦ２は比較レベルを示している。第６図Ｃば各比較
器２Ａ、２Ｂの出力を総合して得られるＯＲ回路４２の
出力を示している。また、第６図りないしＩは第４図り
ないしＩに対応している。
なる。第６図Ａ及びＢは第４図Ａ及びＢに対応し、第６
図Ｂに示す波形において、電圧レベルＶＲＥＦＩ、Ｖｌ
ｌＥＦ２は比較レベルを示している。第６図Ｃば各比較
器２Ａ、２Ｂの出力を総合して得られるＯＲ回路４２の
出力を示している。また、第６図りないしＩは第４図り
ないしＩに対応している。
この場合、入力信号の正負の振幅レベルを検出ｊ−てい
る４二め、比較器２Δ、２Ｂの総−ら出力パルス数の密
度が高くなり、電源投入からのパルス間隔が狭まる結果
、前記実施例に比鮫し、過渡信号が発生しない場合には
入力信号波形の検出について応答速度が早くなるととも
に、入力信号波形の検出漏れが少なくなる利点がある。
る４二め、比較器２Δ、２Ｂの総−ら出力パルス数の密
度が高くなり、電源投入からのパルス間隔が狭まる結果
、前記実施例に比鮫し、過渡信号が発生しない場合には
入力信号波形の検出について応答速度が早くなるととも
に、入力信号波形の検出漏れが少なくなる利点がある。
なお、実施例の波形発生回路８及びスイッチング回路１
６は、第１し１に示す回路と共通のものとして説明した
が、この発明はこの種の回路以外のスイッチング回路或
いは論理回路を用いても同様の効果が期待でき、実施例
の回路に限定されるものではない。
６は、第１し１に示す回路と共通のものとして説明した
が、この発明はこの種の回路以外のスイッチング回路或
いは論理回路を用いても同様の効果が期待でき、実施例
の回路に限定されるものではない。
以上説明したようにこの発明によれば、電源投入時の過
渡状態において到来する過渡信号の検出を回避して、検
出すべき信号のみを検出でき、信号検出の信頼性を高め
ることができる。
渡状態において到来する過渡信号の検出を回避して、検
出すべき信号のみを検出でき、信号検出の信頼性を高め
ることができる。
第１図は従来の信号検出回路を示す回路図、第２図はそ
の動作波形を示す説明図、第３図はこの発明の信号検出
回路の実施例を示す回路図、第４図はその動作波形を示
す説明図、第５図はこの発明の信号検出回路の他の実施
例を示す回路図、第６図はその動作波形を示す説明図で
ある。 ２．２Ａ、２Ｂ・・・比較器、８・・・波形発生回路、
２８・・・分周回路、３８・・・スイッチング回路。
の動作波形を示す説明図、第３図はこの発明の信号検出
回路の実施例を示す回路図、第４図はその動作波形を示
す説明図、第５図はこの発明の信号検出回路の他の実施
例を示す回路図、第６図はその動作波形を示す説明図で
ある。 ２．２Ａ、２Ｂ・・・比較器、８・・・波形発生回路、
２８・・・分周回路、３８・・・スイッチング回路。
Claims (1)
- 【特許請求の範囲】 ＋１１ 人力信号と基準レベルとを比較器で比較し、そ
の比較出力に応動して波形発生回路によって所定の波形
を発生する信号検出回路において、前記比較器の出力パ
ルスを所定数だけ計数することによって電源投入から所
定時間、前記波形発生回路の動作を停止させるべき信号
を出力する計数回路と、この計数回路の出力に応動して
前記波形発生回路の動作を制御するスイッチング回路と
から構成したことを特徴とする信号検出回路。 （２）前記計数回路は前記比較器の出力を分周して取出
す分周回路と、この分周回路の出力により前記スイッチ
ング回路に対し電源投入から所定時間、前記波形発生回
路の動作を停止させるべき信号を出力するフリップフロ
ップ回路とで構成したことを特徴とする特許請求の範囲
第１項に記載の信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20047683A JPS6091714A (ja) | 1983-10-25 | 1983-10-25 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20047683A JPS6091714A (ja) | 1983-10-25 | 1983-10-25 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091714A true JPS6091714A (ja) | 1985-05-23 |
| JPH0554286B2 JPH0554286B2 (ja) | 1993-08-12 |
Family
ID=16424947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20047683A Granted JPS6091714A (ja) | 1983-10-25 | 1983-10-25 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105306017A (zh) * | 2015-12-04 | 2016-02-03 | 上海兆芯集成电路有限公司 | 信号产生电路以及工作周期调整电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4722206U (ja) * | 1971-04-09 | 1972-11-13 | ||
| JPS57168351U (ja) * | 1981-04-17 | 1982-10-23 |
-
1983
- 1983-10-25 JP JP20047683A patent/JPS6091714A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4722206U (ja) * | 1971-04-09 | 1972-11-13 | ||
| JPS57168351U (ja) * | 1981-04-17 | 1982-10-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105306017A (zh) * | 2015-12-04 | 2016-02-03 | 上海兆芯集成电路有限公司 | 信号产生电路以及工作周期调整电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554286B2 (ja) | 1993-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429236A (en) | Apparatus for generating pulses upon decreases in supply voltage | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
| GB1594276A (en) | Ignition system for internal combustion engines | |
| US6642703B2 (en) | Peak detector and detecting method thereof | |
| US4446439A (en) | Frequency/voltage conversion circuit | |
| JPS6091714A (ja) | 信号検出回路 | |
| US3939413A (en) | Low cutoff digital pulse filter especially useful in electronic energy consumption meters | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| SE451418B (sv) | Tidgivningskretsanordning av den typ som anvends for alstring av tidsfordrojda utgangspulssignaler | |
| US6087866A (en) | Circuit for producing a reset signal | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| US4032798A (en) | Low cutoff digital pulse filter especially useful in electronic energy consumption meters | |
| RU1772877C (ru) | Преобразователь напр жени с защитой от асимметрии | |
| JP2642950B2 (ja) | 半導体集積回路 | |
| JP2545001Y2 (ja) | 比較回路 | |
| JPS6115638Y2 (ja) | ||
| JPH0334689B2 (ja) | ||
| JPS63261172A (ja) | 周波数検出回路 | |
| KR920009191B1 (ko) | 리세트회로 | |
| JPH09331243A (ja) | ゼロクロス検出回路 | |
| KR200293358Y1 (ko) | 마이크로콘트롤러의고장검출회로 | |
| JPS6399611A (ja) | のこぎり波発生回路 | |
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 |