JP2545001Y2 - 比較回路 - Google Patents

比較回路

Info

Publication number
JP2545001Y2
JP2545001Y2 JP5657790U JP5657790U JP2545001Y2 JP 2545001 Y2 JP2545001 Y2 JP 2545001Y2 JP 5657790 U JP5657790 U JP 5657790U JP 5657790 U JP5657790 U JP 5657790U JP 2545001 Y2 JP2545001 Y2 JP 2545001Y2
Authority
JP
Japan
Prior art keywords
output
signal
comparator
circuit
chattering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5657790U
Other languages
English (en)
Other versions
JPH0419825U (ja
Inventor
和明 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP5657790U priority Critical patent/JP2545001Y2/ja
Publication of JPH0419825U publication Critical patent/JPH0419825U/ja
Application granted granted Critical
Publication of JP2545001Y2 publication Critical patent/JP2545001Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Description

【考案の詳細な説明】 〔概要〕 本考案は遅延器と出力保持器によって比較器の反転後
の反転状態を一定期間を保持しつつさらに周波数検出器
によって周波数に応じて、前記一定時間を制御するよう
にした比較器であって、チャタリングを自動的に防止で
きる。
〔産業上の利用分野〕
本考案はある量を測定し、これを基準量と比較するよ
うにした比較器に関する。
特に本考案では測定信号が例えば磁石との電磁作用で
コイルに発生するピックアップ信号のように振幅が微小
で周波数が低周波から高周波まで変化するような信号の
波形整形を行う場合に、比較器の反転後に生ずるチャタ
リングの防止に言及する。
〔従来の技術〕
第5A図は従来の第1の比較回路を示す図である。な
お、全図を通じて同様の構成要素については同一の参照
符号または記号をもって表す。本図の構成を説明する。
本図は入力信号Viおよび基準電圧信号Vrefを比較する比
較器1と、該比較器1の信号を遅延して出力信号Voを形
成する遅延器40とを包含する公知の比較回路を含む。前
記遅延器40は前記比較器1の出力信号を反転する反転器
41と、その一方が該反転器41の出力んい接続する抵抗42
と、その一方が該抵抗42の他方に接続しかつその他方が
接続するコンデンサ43と、前記抵抗42およびコンデンサ
43の間に接続し出力信号Voを形成する反転器44とを包含
する。次に動作を説明する。第5B図は第5A図の比較回路
の主要部のタイムチャートである。入力信号Viが基準電
圧Vrefよりも大きくなったり、小さくなったりすると、
比較器1の出力信号はその都度、“High(H)”信号か
ら“Low(L)”信号へ、またはこの逆に反転変化す
る。この出力信号が反転直後に振動して、もとの状態の
戻るチャタリング現象が生ずる。
第5B図のa)は比較器1の出力信号であり、第5B図の
b)は反転器41の出力信号であり、第5B図のc)は反転
器41の積分値であり、この積分値について反転器44がス
レシホールドVThを境に反転信号Voを出力する。この反
転信号Voは比較器1の出力信号よりもTdだけ遅延し、チ
ャタリング信号があると、この遅延時間Tdが少し長くな
る。かくしてチャタリングについて、出力信号を遅延さ
せて防止する。
第6A図は従来の第2の比較回路を示す図である。本図
の構成を説明する。本図は入力信号Viを抵抗51を介し
て、基準電圧信号Vrefと比較しかつその出力を正帰還し
て出力信号Voを形成する比較器1を含む。第6B図は第6A
図における比較回路のタイムチャートを示す。第6B図の
a)において、V+は比較器1の出力をL信号からH信号
へ反転するスレシホールドでV+=Vrefであり、さらに、 である。ここでVOL,VOHは比較器1のL信号、H信号の
各電圧値で、Riは抵抗51の値、Rfは抵抗52の値である。
このように比較器1がスレシホールドにヒステリシスを
有するのでノイズがあっても、微弱なものに対しては除
去でき、かくしてチャタリングの防止も可能である。
〔考案が解決しようとする課題〕
しかしながら、本考案の利用分野のようにピックアッ
プからの信号が高周波で微弱信号である場合には第6A図
の第1の比較回路では高周波信号に対しては入出力間に
位相のずれが大きくなるという問題がありさらに遅延時
間tdを大きくとれないため、チャタリングの防止が困難
になるという問題がある。また第6B図の第2の比較回路
では微弱信号に対してはヒステリシス幅ΔV=V+−V-
大きくとれないためノイズレベルがΔVをこえる場合に
はチャタリングの防止が困難になるという問題があり、
かかるピックアップ信号が自動車の速度計に使用される
場合には誤差の原因になり信頼性の向上に支障をきた
す。
したがって本考案は上記問題点に鑑みてチャタリング
の防止の向上を図れる比較回路を提供することを目的と
する。
〔課題を解決するための手段〕
第1A図は本考案の第1の原理構成を示す図である。本
考案は前記問題点を解決するために、チャタリング防止
器を有する比較回路において遅延回路3と、出力保持器
4とを有する。該遅延回路3は比較器1の出力信号を遅
延する。出力保持器4は、前記比較器1の出力信号の反
転後から該遅延器3による遅延時間(Td)だけ該比較器
1の出力信号の反転後の状態を保持する信号を出力し、
前記遅延時間(Td)経過後には前記比較器1の出力信号
の前記保持状態を解除して該比較器1の出力信号を出力
する。
第1B図は本考案の第2の原理構成を示す図である。本
考案は、さらに、周波数検出器5を有する。
〔作用〕
第1A図において、本考案の比較回路によれば、比較器
1の出力信号が遅延器3によって所定時間だけ遅延され
さらに出力保持器4によって比較器1の反転後から遅延
器3による遅延時間だけ保持され、前記遅延時間経過後
にこの保持状態が解除される。この保持状態にあるとき
にはノイズが入力しても、チャタリングが防止可能にな
る。
第1B図において、周波数検出器によって遅延器3の遅
延時間が周波数に応じて調整されるので、入力信号の周
波数にかかわらずチャタリングが防止可能になる。
〔実施例〕
以下、本考案の実施例について図面を参照して詳細に
説明する。
第2図は本考案の第1の実施例に係る比較回路を示す
図である。本図の構成を説明する。本図はその反転入力
端子の入力信号Viおよびその非反転入力端子における第
1の基準電圧Vref1を比較する第1の比較器1と、該第
1の比較器1のチャタリングを防止して出力信号Voを形
成するチャタリング防止器2とを含む。該チャタリング
防止器2は本考案の特徴部であって、前記第1の比較器
1の出力信号を遅延する遅延器3と、前記第1の比較器
1の反転後から該遅延器3による遅延時間(Td)だけ反
転後の状態を保持し、前記遅延時間(Td)経過後には前
記第1の比較器1の前記保持状態を解除する出力保持器
4とを包含する。さらに前記遅延器3は、その一方が電
圧源Vccに接続されて電流値Iを生成する第1の定電流
源11と、その一方が該第1の定電流源の他方に接続さ
れ、前記第1の比較器1の出力でオン・オフが制御され
るスイッチ12と、その一方が該スイッチ12の他方に接続
され、その他方が接地して電流値2Iを生成する第2の定
電流源13と、その一方が前記第1の定電流源11およびス
イッチ12の間に接続し、その他方が接地して、かつその
容量がCdであるコンデンサ14と、その負側が接地し、そ
の第2の基準電圧がVref2である基準電圧発生部15と、
前記第1の定電流源11およびスイッチ12の間に接続し、
かつ電圧2Vref2より上の電圧をカットするクリッパ16
と、その反転入力端子を該クリッパ16に接続しかつ、そ
の非反転入力端子が前記基準電圧発生部15の正側に接続
する第2の比較器17とを包含する。
また前記出力保持器4は、論理回路で構成され、先ず
その入力端の一方が第1の比較器1の出力に接続するNO
R回路21と、その入力端の一方が前記NOR回路21の出力端
に接続し、その入力端の他方が前記第2の比較器17の出
力に接続し、かつその出力端が前記NOR回路21の入力端
の他方に接続するNOR回路22とを包含するRS形フリップ
フロップ31を含む。さらに前記出力保持器4は前記第2
の比較器17の出力に接続するNOT回路23と、前記第1の
比較器1の出力に接続するNOT回路24と、その入力端の
一方が前記NOT回路23の出力に接続するNOR回路25と、そ
の入力端の一方が前記NOT回路24の出力に接続し、その
入力端の他方が前記NOR回路25の出力に接続しかつその
出力端が前記NOR回路25の他方の入力端に接続するNOR回
路26とを包含するRS形フリップフロップ32を含む。さら
に前記出力保持器4は、その入力端の一方が前記NOR回
路22の出力端に接続するNOR回路27と、その入力端の一
方が前記NOR回路の出力端に接続し、その入力端の他方
が前記NOR回路27の入力端に接続しかつその出力端が前
記NOR回路27の他方の入力端に接続するNOR回路28とを包
含するRS形フリップフロップ33とアンプ29とを含む。
次に動作を説明する。第3図は第2図の比較回路のタ
イムチャートである。第3図のは第1の比較器1の入
力信号および第1の基準電圧Vref1を表す。第3図の
は第1の比較器1の出力信号を表し、この出力信号はVi
<Vref1ならば“High(H)”信号、Vi≧Vref1ならば
“Low(L)”信号である。第3図のはクリッパ16の
出力信号を表す。ここで遅延器3についてその動作を説
明する。初期条件として、スイッチ12がオンになってい
て、コンデンサ14が放電され、その電圧が0Vであるとす
る。この状態で第1の比較器1の出力がH信号からL信
号に反転変化し、このためスイッチ12がオフになる。第
1の定電流源11からコンデンサ14へ定電流Iが流れる。
よってコンデンサ14の電圧Vは で上昇する。かくしてクリッパ16の出力信号が上昇す
る。第3図のは第2の比較器17の出力信号を表す。第
2の比較器17の反転子端子の電圧が、 になると、すなわち第1の比較器の出力が反転後 経過すると、第2の比較器17の出力からはH信号からL
信号へ反転変化した信号が現われる。なお、クリップ15
ではその入力電圧が2Vref2以上になると、出力信号を
2Vref2の一定値にする。この状態で第1の比較器1の
出力がL信号からH信号へ反転変化すると、このためス
イッチ12がオンになる。よってコンデンサ14は定電流I
で放電し、その電圧は、 で減少する。かくしてクリッパ16の出力信号が下降す
る。第2の比較器17の反転子端子の電圧が、 になると、すなわち第1の比較器の出力が反転後 経過すると第2の比較器17の出力からはL信号からH信
号へ反転変化した信号が現われる。なお、その後の放電
によりコンデンサ14の電圧が0Vになる。第3図のはRS
形フリップフロップ31のNOR回路22の出力信号を表す。
このNOR回路21には第1の比較器1からの出力が入力
し、この出力よりもtdだけ遅延した信号がNOR回路22へ
入力する。このため第3図のの立上りでセットされ、
第3図ので立上りでリセットされるので、この間だけ
H信号になり、これ以外ではL信号になるようにNOR回
路22の出力が形成される。第3図のはRS形フリップフ
ロップ32についてNOR回路25の出力信号を表す。このNOT
回路24には第1の比較器1からの出力が入力し、この出
力よりもtdだけ遅延した信号がNOT回路23へ入力する。
このため第3図のの立下りでセットされ、第3図の
の立下りでリセットされるのでこの間だけH信号になり
これ以外ではL信号になるようにNOR回路25の出力が形
成される。第3図のはRS形フリップフロップ33のNOR
回路28に続くアンプ29の出力信号を表す。このNOR回路2
7には第3図のの信号が、NOR回路28には第3図のの
信号が入力し、第3図のの信号の立上りでリセット、
第3図のの信号の立上りでセットとして、その出力に
は第1の比較器1の出力と同一の波形のものが現われ
る。本実施例の比較回路がこのように動作するため、第
3図のように第1の比較器1の出力が反転後td後にノイ
ズが重畳してさらに反転しても、遅延回路3のスイッチ
12が微小時間オンになってコンデンサ14が放電するが、
微少時間だけtdを遅らせるだけにすぎない。よって、第
3図ののように反転後の遅延時間だけノイズが除去可
能になる。
前記遅延器の遅延時間tdが前述のように で表わされるため、tdを可変にするにはコンデンサ14の
容量Cdを可変にすること、基準電圧発生部15の第2の基
準電圧Vref2を可変にすること、第1および第2の定電
流源11,13の電流値Iを可変にすること、またはこれら
の組合せによって達成可能である。
第4図は本考案の第2の実施例に係る比較回路を示す
図である。本図において第2図と異なる構成要素は周波
数検出器5である。該周波数検出器5は、例えば入力信
号の微分回路と、該微分回路によってトリガされる単安
定マルチバイブレータとを備え、単安定マルチバイブレ
ータからの一定時間幅の方形波を整流、平均化、増幅し
て周波数を電圧に変換する回路である。該周波数検出器
5は出力保持器4の出力端であるNOR回路28の出力端に
接続され、周波数fを検出し、変換された検出電圧信号
fによって、周波数が増加したらその定電流I,2Iを増加
し、またはこの逆になるように第1および第2の定電流
源11,13を制御する。これにより、周波数の増減に対応
して遅延時間tdは短・長する。
また、他の遅延時間制御についてコンデンサ14の容量
を可変容量にし、または基準電圧発生部15の第2の基準
電圧Vref2を可変電圧にし、周波数検出器5の検出電圧
信号Vfによってこれらの可変容量および可変電圧を制御
することで容易可能になる。さらにこれらを組み合せて
制御することも容易可能である。かくして、本実施例に
よって出力の安定化が図れ、入力信号の周波数が種々に
変化しても、遅延時間を自動的に可変できるのでチャタ
リング等によるノイズを自動的に除去することが可能に
なる。
〔考案の効果〕
以上説明したように本考案によれば遅延器と、出力保
持器によって比較器の反転後の反転状態を一定時間を保
持しさらに周波数検出器によって周波数に応じて、前記
一定時間を制御するようにしたので、種々の周波数に対
しても自動的にチャタリングを防止できるという効果が
期待される。
【図面の簡単な説明】
第1A図は本考案の第1の原理構成を示す図、 第1B図は本考案の第2の原理構成を示す図、 第2図は本考案の第1の実施例に係る比較回路を示す
図、 第3図は第2図の比較回路のタイムチャート、 第4図は本考案の第2の実施例に係る比較回路を示す
図、 第5A図は従来の第1の比較回路を示す図、 第5B図は第5A図の比較回路の主要部のタイムチャート、 第6A図は従来の第2の比較回路を示す図、 第6B図は第6A図における比較器のタイムチャートであ
る。 図において、 1……比較器、2……チャタリング防止器、3……遅延
器、4……出力保持器、5……周波数検出器。

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】入力信号(Vi)および基準信号(Vref)を
    比較して出力の反転を繰り返す比較器(1)と、該比較
    器(1)の出力のチャタリングを防止して出力信号
    (Vo)を形成するチャタリング防止器(2)とを有する
    比較回路において、 前記チャタリング防止器(2)は、 前記比較器(1)の出力信号を一定時間(Td)だけ遅延
    する遅延器(3)と、 前記比較器(1)と前記遅延器(3)の各出力信号を入
    力する第1のフリップフロップ(31)と、前記比較器
    (1)と前記遅延器(3)の各出力の反転信号を入力す
    る第2のフリップフロップ(32)と、前記第1のフリッ
    プフロップ(31)と前記第2のフリップフロップ(32)
    の各出力を入力して前記比較器(1)の反転後の出力を
    前記一定時間(Td)だけ保持する第3のフリップフロッ
    プ(33)を有する出力保持器(4)とを備えることを特
    徴とする比較回路。
  2. 【請求項2】前記チャタリング防止器(2)が入力信号
    (Vi)の周波数(f)を検出する周波数検出器(5)を
    有し、該周波数検出器(5)の検出信号(Vf)に基づい
    て前記遅延器(2)の遅延時間が変化する請求項1に記
    載の比較回路。
JP5657790U 1990-05-31 1990-05-31 比較回路 Expired - Lifetime JP2545001Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5657790U JP2545001Y2 (ja) 1990-05-31 1990-05-31 比較回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5657790U JP2545001Y2 (ja) 1990-05-31 1990-05-31 比較回路

Publications (2)

Publication Number Publication Date
JPH0419825U JPH0419825U (ja) 1992-02-19
JP2545001Y2 true JP2545001Y2 (ja) 1997-08-25

Family

ID=31580531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5657790U Expired - Lifetime JP2545001Y2 (ja) 1990-05-31 1990-05-31 比較回路

Country Status (1)

Country Link
JP (1) JP2545001Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799341B2 (ja) * 2003-07-25 2006-07-19 株式会社東芝 ゲート駆動回路及び半導体装置

Also Published As

Publication number Publication date
JPH0419825U (ja) 1992-02-19

Similar Documents

Publication Publication Date Title
US6686782B2 (en) Power supply voltage detection circuit
US5019722A (en) Threshold crossing detection with improved noise rejection
US4833427A (en) Signal source for use with an LC tank circuit
US4904947A (en) Method and circuit for measuring pulse width
JP4719190B2 (ja) 2値化回路
JP2545001Y2 (ja) 比較回路
US5272394A (en) Wide bandwidth peak follower circuitry
JP2960200B2 (ja) ピーク検出回路
US7375506B2 (en) Device for comparing an input signal with a set value and correspondinng electronic circuit
JPH0712857A (ja) モータ電流検出回路
US5128610A (en) Current-to-frequency converter
US4763025A (en) Frequency discrimination circuit
US4430618A (en) Input buffer circuit
JP2857442B2 (ja) 電源装置の低電圧検出装置
EP1430314B1 (en) A minimum detector
JPH0974343A (ja) 電流制限回路
JPS594808B2 (ja) 近接スイッチ
JP3239338B2 (ja) リップルノイズ電圧測定装置
JP3388165B2 (ja) 車両進行方向判定回路
JPS63184075A (ja) 過電流検出回路
JP3144152B2 (ja) カルマン渦流量計
US3464017A (en) Electrical square wave generating circuit
JPH0769360B2 (ja) 周波数検出回路
JP2614269B2 (ja) ピーク検知回路
JPH09331243A (ja) ゼロクロス検出回路