JPS6088494A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS6088494A
JPS6088494A JP19650783A JP19650783A JPS6088494A JP S6088494 A JPS6088494 A JP S6088494A JP 19650783 A JP19650783 A JP 19650783A JP 19650783 A JP19650783 A JP 19650783A JP S6088494 A JPS6088494 A JP S6088494A
Authority
JP
Japan
Prior art keywords
ink
circuit board
holes
hole
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19650783A
Other languages
English (en)
Other versions
JPS6361794B2 (ja
Inventor
健治 大沢
隆夫 伊藤
池神 雄司
徳光 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19650783A priority Critical patent/JPS6088494A/ja
Publication of JPS6088494A publication Critical patent/JPS6088494A/ja
Publication of JPS6361794B2 publication Critical patent/JPS6361794B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、両面回路基板、多層回路基鈑のようにスルホ
ールを介して上下の配線パターンが接続されて成る回路
基板の製造方法に関する。
背景技術とその問題点 回路基板の製造方法において、特にスルホール内へのエ
ツチングフシスト用インキの充填工程は、回路基板の品
質の良否に大きな影響を与えている。第1図に、従来の
スルホール(1)内へのインキの充填工程の一例を示す
、1−/n7句L+ 丁・ソψン〃し、・ンスト珀のイ
ンキ(91を収客1、た槽(3)内に互いに転接した状
態で駆動される1対のスポンジローラ(4) 、 <4
1の一方(4)の一部を浸漬し、このスポンジローラ(
41、c4i間に基板(5)を通過させることによりス
ルホール(1)内にインキ(2)を充填した後、後方の
1対のスキージ(6) 、 (6)間を通して基板(5
)の両面に付着した余分のインキ(2)を除去するよう
に構成したものである。次にインキ(2)が硬化した後
、基板(5)の表面に残ったインキ(2)をブラシ研磨
等によって除去する。従来このような工程においては、
加工の際の基準となる基板(5)の端部にもインキ(2
)が付着しているので、後工程でナイフ等によりインキ
(2)を掻き取らなければならず、手間がかかつていた
。また、基板(5)の全面にインキ(2)が付着し、特
にスキージ処理への搬送の際にインキ(2)が送りロー
ラなどに付着して滑りを生じさせるため、機械化が極め
【困難であった。
本出願人は、上記問題点を解決するために、第2図Aに
示すような構成の充填方法を提案した(特願昭55−4
4122 )。これは、基板(5)に対して七〇周端部
分のみを覆うマスク(7)を重ね合せ、スクリーン印刷
によりスルホール(1)内にインキ(2)を充填した後
、2種のスキージ(8)。
(8)を同時に使用して表面に付着したインキ(2)を
除去するように構成したものである。0〔は導電層であ
る。
この充填方法によれば、基板(5)の端部へのインキ(
2)の付着が防止できるので、連続自動化が可能になる
。しかし、上面は平滑な充填面が得られるが。
第2図Bに示すよ’)K裏面はインキが凸状になり、イ
ンキ硬化後の整面研磨の際、第2図Cに示すように、イ
ンキ(2)がスルホール(1)内からJ友り取られた凹
部(9)が発生する。また、この四部(9)の発生は、
インキ(2)に含まれる溶剤の蒸発による収縮にも原因
する。従って、その後に行う配線パターン形成のための
エツチングレジスト・インキ印刷の際、との凹部(9)
にはインキが入らないため、次のエツチング工程で、第
2図りに示すようにスルホール(1)端部の導電層(1
0)に断線が生じるとも・う問題点がある。
発明の目的 本発明は、上述の点に@みて、スルホール内への保護物
質の充填工程の際、平滑な保護表面を形成することがで
き、従って高精度、高品質の回路基板を得ることができ
る回路基板の製造方法を提供するものである。
発明の概要 本発明は、両面に導電層を有し所定位置にスルホールが
形成された基板の上記スルホール忙光硬化型インキを充
填し、光硬化型インキに光を照射して片面を半硬化状態
にした後、裏面を平坦化し、次に光を照射してスルホー
ル内のインキ全部を硬化させる工程を有して成る回路基
鈑の製造方法である。
上記製造方法により、スルホールに充填された保護物質
表面の平滑化が実現される。
実施例 本発明の実施例を第3図A−Jの工程図を参照して説明
する。
本発明においては、先ず第3図Aに示すように、フェノ
ール樹脂、エポキシ樹脂等の絶縁樹脂からなる絶縁基板
α1)の上下両面に銅箔が被着された銅張り積層板α2
を用意し、この銅張り積層板Q2の所定位置に上下両面
の配線パターンを接続するためのスルホール側を穿設し
た後、銅による全面パネルメッキを施す。αaが、銅箔
及び銅メッキ層により形成された導電層である。
次に第3図Bに示すように、銅張り積層板σ2の端部周
辺を覆うようにマスク05を配置し、ローラ(1eで光
硬化型インキである例えば紫外線硬化型インキaηをス
ルホール(■3)に充填すると共にローラαeの直後か
らスキージα瞠で積層板Q210表面を平坦化する。こ
のインキ(IDは充填工程の際、スルホールQ3へのイ
ンキαηの不充分な充填を防ぐため、インキ(I?)が
積層板1121の下面に若干はみ出すように充填する。
ここで使用する紫外線硬化型インキQDとして、次のよ
うな組成を有する溶剤を含まな(・インキを使用する。
ポリエステルアクリレート ・・・4Q wt%ロジン
粉末 ・・・ 5wt% タルク ・・・42 wt% 塩化パラフィン ・・・ 1 wt% 重合開始剤 ・・・ 2wt% β−ナフタレンスルホン酸ナトリウム・・・lQwt%
次に第3図Cに示すように、積層板0の上方200龍に
配置した水銀灯(too mW/cm )力)ら紫外線
α9を5〜1oわ照射することにより、スルボール0騰
に充填されたインキu7)の片面のみを少くとも半硬化
状態にする。εのように表面部を半硬化させることによ
り、次工程で積層板α2を反転させても、この硬化した
インキα4部分が蓋の役目をして液状のインキαηが下
に落ちるのを防止できる。
adが、硬化した表面部のインキ部分である。
次に第3図りに示すように、この積層板0を反転させた
後、第3図Eに示すように、積層板σ2の端部周辺をマ
スクα1で覆った状態で積層板α2の裏面にはみ出たイ
ンキQ7)をスキージQBを使用して除去し、積層板a
zの表面を平坦化する。
次に第3図Fに示すように、積層板[12+の上方及び
下方200朋の所に配置したメタルハライド2ンプ(1
20m W/(7n )から紫外線a!J ヲ30 秒
間R射スることにより、スルホールθ謙に充填されタイ
ンキ(17)を完全に硬化させる。−この際、積層板9
zが発熱するため、紫外線露光装置から積層板u2に向
けて風冷する。
次に第3図Gに示すように、回転ブラシ(2)、−を使
用して積層板u2の両面を研磨して表面を平滑化する。
 ・ 次に第3図Hに示すように、導電層I上に所要の配線パ
ターンに対応するエツチングレジスト用のインキQυを
印刷形成した後、第3図工に示すよ5に、不要の導電層
(14)を例えば一般的な塩化第2鉄溶液でエツチング
除去する。
次に第3図JK示すように、NaOHの10%溶液を使
用して例えば40℃で30秒間処理することにより、ス
ルホール(13内のインキαηを除去する。
上述の製造方法によれば、スルホールα騰に充填する保
護物質として溶剤を含まない紫外線硬化型インキαDを
使用し、スルホールa3に充填されたインキαηの片面
側の表面部のみを硬化させた後、裏面を平坦化し、更に
インキ全部を硬化させるよう托したので、インキ硬化後
の研磨が容易になり、充填されたスルホール(13内の
インキ(175が裏表共に平滑化される。従って、その
後のエツチングレジスト・インキCH1)の印刷の際、
インキ(21)が−スルホール(1漕上を充分被覆する
ため、エツチンダ液によりスルホールα階内の導電層α
荀が侵食されることがなくなり、従来のような回路の断
線によるトラブルが解消゛される。
なお、上記実施例は、両面回路基板に適用した場合のも
のであるが、第4図に示すような多層回路基板の製造に
ついても同様に本発明を適用することができる。
発明の効果 本発明により、スルホール内例充填された保護物質の硬
化後の表面を平滑に形成することができるため、配線パ
ターンに断線の生じる虞のない信頼性の高い回路基板を
製造することができる。
【図面の簡単な説明】
第1図及び第2図は従来の回路基板の製造工程を示す断
面図、第3図A−Jは本発明の実施例に係る工程図、第
4図は他の実施例を示す断面図である。 θDは基板、α9はスルホール、α4は導電層、αη。 (17)は紫外線硬化型インキである。

Claims (1)

    【特許請求の範囲】
  1. 両面に導電層を有し、所定位置にスルホールが形成され
    た基板の該スルホールに光硬化型インキを充填し、該光
    硬化型インキに光を照射して片面を半硬化状態にした後
    、裏面を平坦化し、次に光を照射して#、スルホール内
    のインキ全部を硬化させる工程を有して成る回路基板の
    製造方法。
JP19650783A 1983-10-20 1983-10-20 回路基板の製造方法 Granted JPS6088494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19650783A JPS6088494A (ja) 1983-10-20 1983-10-20 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19650783A JPS6088494A (ja) 1983-10-20 1983-10-20 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6088494A true JPS6088494A (ja) 1985-05-18
JPS6361794B2 JPS6361794B2 (ja) 1988-11-30

Family

ID=16358900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19650783A Granted JPS6088494A (ja) 1983-10-20 1983-10-20 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6088494A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320896A (ja) * 1986-07-14 1988-01-28 大津 喜平 プリント基板の導電膜保護部の生成装置
JPS63120498A (ja) * 1986-11-08 1988-05-24 イビデン株式会社 高密度プリント配線板
JPH01187996A (ja) * 1988-01-22 1989-07-27 Ibiden Co Ltd フォトソルダーレジスト被膜の形成方法
JPH01248592A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd スルーホールへの導体ペースト充填方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595395A (en) * 1979-01-13 1980-07-19 Sony Corp Method of fabricating printed circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595395A (en) * 1979-01-13 1980-07-19 Sony Corp Method of fabricating printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320896A (ja) * 1986-07-14 1988-01-28 大津 喜平 プリント基板の導電膜保護部の生成装置
JPS63120498A (ja) * 1986-11-08 1988-05-24 イビデン株式会社 高密度プリント配線板
JPH01187996A (ja) * 1988-01-22 1989-07-27 Ibiden Co Ltd フォトソルダーレジスト被膜の形成方法
JPH01248592A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd スルーホールへの導体ペースト充填方法

Also Published As

Publication number Publication date
JPS6361794B2 (ja) 1988-11-30

Similar Documents

Publication Publication Date Title
US4529477A (en) Process for the manufacture of printed circuit boards
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US3675318A (en) Process for the production of a circuit board
KR100610263B1 (ko) 양면 에이취씨씨엘용 인쇄회로 기판의 제조공정
CA1196731A (en) Process and device for the manufacture of printed circuit boards
JPS6088494A (ja) 回路基板の製造方法
JP2748621B2 (ja) 印刷配線板の製造方法
JPS6114680B2 (ja)
JPH02143492A (ja) 高密度多層プリント配線板の製造方法
JPH02196494A (ja) 表面実装用プリント配線板の製造方法
GB2284509A (en) Method of making a printed circuit board
JPH06132629A (ja) プリント配線板の製造方法
JP2984625B2 (ja) 多層プリント配線板製造方法
JP2945510B2 (ja) 接着剤の塗布方法
JPS63232487A (ja) 印刷配線板の製造方法
JPH0423488A (ja) プリント基板の製造方法
JPH0756910B2 (ja) スルーホール付配線板の製造方法
JPS60230658A (ja) プリント配線用基板の感光液塗布装置
JPS6332991A (ja) 印刷配線板の製造方法
JP2003037354A (ja) プリント配線板の製造方法
JPS63198396A (ja) 印刷配線板の製造方法
JPH02144988A (ja) スルーホール付配線板の製造方法
JPS63131595A (ja) 印刷配線板の製造方法
JPH0738497B2 (ja) プリント配線板の製造方法
JPS59121895A (ja) プリント配線基板の製造方法