JPS6087526A - アナログ・デイジタル変換回路 - Google Patents
アナログ・デイジタル変換回路Info
- Publication number
- JPS6087526A JPS6087526A JP19520583A JP19520583A JPS6087526A JP S6087526 A JPS6087526 A JP S6087526A JP 19520583 A JP19520583 A JP 19520583A JP 19520583 A JP19520583 A JP 19520583A JP S6087526 A JPS6087526 A JP S6087526A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential amplifier
- analog
- digital signal
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力電圧を所定の利得により増幅のうえ、デ
ィジタル信号へ変換するアナログφディジタル変換回路
に関するものである。
ィジタル信号へ変換するアナログφディジタル変換回路
に関するものである。
従来、微弱な入力電圧をディジタル信号へ変換する場合
には、入力電圧を増幅器により増幅のうえアナログ・デ
ィジタル変換器へ与えており、増幅器の利得を調整しな
ければならず、手間を要すると共に、回路構成が複雑化
し、かつ、アナログ・ディジタル変換器の使用により高
価になる等の欠点を生じている。
には、入力電圧を増幅器により増幅のうえアナログ・デ
ィジタル変換器へ与えており、増幅器の利得を調整しな
ければならず、手間を要すると共に、回路構成が複雑化
し、かつ、アナログ・ディジタル変換器の使用により高
価になる等の欠点を生じている。
本発明は、従来のかゝる欠点を根本的に排除する目的を
有し、非反転入力へ入力電圧が与えられ、かつ、反転入
力と出力との間へ帰還抵抗器の挿入された差動増幅器を
設け、これの出力電圧を制御部へ与えるものとし、制御
部においては与えられた出力電圧に応じてディジタル信
号を発生し、このディジタル信号をディジタル・アナロ
グ変換器（以下、ＤＡＣ）によりアナログ信号とし、こ
のアナログ信号を直列抵抗器を介して差動増幅器の反転
入力へ与えるものとしたうえ、制御部においてｉ゛、差
動増幅器の出力電圧が零となる方向へ発生する゛ディジ
タル信号の値を変化させ、とやゲイジタル信号をアナロ
グ・ディジタル変換出方とじて送出するものとした極め
て効果的な、アナログφディジタル変換回路を提供する
ものである。
有し、非反転入力へ入力電圧が与えられ、かつ、反転入
力と出力との間へ帰還抵抗器の挿入された差動増幅器を
設け、これの出力電圧を制御部へ与えるものとし、制御
部においては与えられた出力電圧に応じてディジタル信
号を発生し、このディジタル信号をディジタル・アナロ
グ変換器（以下、ＤＡＣ）によりアナログ信号とし、こ
のアナログ信号を直列抵抗器を介して差動増幅器の反転
入力へ与えるものとしたうえ、制御部においてｉ゛、差
動増幅器の出力電圧が零となる方向へ発生する゛ディジ
タル信号の値を変化させ、とやゲイジタル信号をアナロ
グ・ディジタル変換出方とじて送出するものとした極め
て効果的な、アナログφディジタル変換回路を提供する
ものである。
以下、実施例を示す回路図によシ本発明の詳細な説明す
る。
る。
同図においては、非反転入カヘアナ四グ入カ電圧ｅ１の
与えられた差動増幅器Ａが設けられ、これの反転入力と
出力との間には帰還抵抗器Ｒが挿入されておシ、これに
よって負帰還が施されている０ 差動増幅器Ａの出力は比較器ｃｐへ与えられ、こ＼にお
いて、同増幅器への出力電圧が示す極性に応じた信号へ
変換され、加減カウンタを用いた制御部としてのカウン
タＣＵＴへヵえられる。
与えられた差動増幅器Ａが設けられ、これの反転入力と
出力との間には帰還抵抗器Ｒが挿入されておシ、これに
よって負帰還が施されている０ 差動増幅器Ａの出力は比較器ｃｐへ与えられ、こ＼にお
いて、同増幅器への出力電圧が示す極性に応じた信号へ
変換され、加減カウンタを用いた制御部としてのカウン
タＣＵＴへヵえられる。
カウンタＣＵＴは、比較器ｃｐからの信号に応じてクロ
ックパルスＣＬＫのカウントを行ない、 カウント出力
を複数ビットのコード化されたディジタル信号として送
出し、これをＤＡＣ−Ｄ／Ａへ与えておシ、これからの
アナログ出力は、直列抵抗器ｒを介シ２、差動増幅器Ａ
の反転入力へ与えられる。
ックパルスＣＬＫのカウントを行ない、 カウント出力
を複数ビットのコード化されたディジタル信号として送
出し、これをＤＡＣ−Ｄ／Ａへ与えておシ、これからの
アナログ出力は、直列抵抗器ｒを介シ２、差動増幅器Ａ
の反転入力へ与えられる。
このだめ、入力電圧ｅｉ とＤＡＣ−Ａ／Ｄ のアナロ
グ出力とを同極性として定めれば、差動増幅器Ａにおい
て入力電圧ｅｉとＤＡＣ−Ｄ／Ａ のアナログ出力電圧
Ｆ、ａとが相殺するものとなり、差動増幅器Ａの出力電
圧Ｅ。が正極性の間はカウンタＣＵＴがアンプカウント
を行ない、出力電圧Ｅ。が負極性の間はカウンタＣＵＴ
がダウンカウントを行ない、出力電圧Ｅ。が零となった
ときにカウントを停虚するものとすれば、出力電圧Ｅ。
グ出力とを同極性として定めれば、差動増幅器Ａにおい
て入力電圧ｅｉとＤＡＣ−Ｄ／Ａ のアナログ出力電圧
Ｆ、ａとが相殺するものとなり、差動増幅器Ａの出力電
圧Ｅ。が正極性の間はカウンタＣＵＴがアンプカウント
を行ない、出力電圧Ｅ。が負極性の間はカウンタＣＵＴ
がダウンカウントを行ない、出力電圧Ｅ。が零となった
ときにカウントを停虚するものとすれば、出力電圧Ｅ。
が零の条件においてつぎの結果が得られる。
すなわち、差動増幅器Ａの反転入力電圧は、帰還抵抗器
Ｒの作用により入力電圧ｅｉにはソ等しく、かつ、出力
電圧Ｅ。が零のため、抵抗器Ｒへ通ずる電流ＩＲは次式
により示される。
Ｒの作用により入力電圧ｅｉにはソ等しく、かつ、出力
電圧Ｅ。が零のため、抵抗器Ｒへ通ずる電流ＩＲは次式
により示される。
ｉ
ＲＲ・・・・・・・・・・・・・・・・・・・・・・・
・・ （１）また、抵抗器ｒへ通ずる電流Ｉｒは次式に
より与えられる。
・・ （１）また、抵抗器ｒへ通ずる電流Ｉｒは次式に
より与えられる。
ａ−６ｉ
■ｒ−□ ・・・・・・・・・・・・・・・・・・・・
・・・・ Ｑ）このため、出力電圧Ｂｏが零の条件では
、電流Ｉ、とＩｒとが等しくなシ、（１）および（２１
式から次式が成立する。
・・・・ Ｑ）このため、出力電圧Ｂｏが零の条件では
、電流Ｉ、とＩｒとが等しくなシ、（１）および（２１
式から次式が成立する。
＊”ａ Ｆ’ ａ−（１＋ ） ｅｌ −−−−−−（
”）したがって、出力電圧Ｅ０が零となったときのアナ
ログ出力電圧Ｅａは、入力電圧ｃｉを１＋（ｒ／Ｒ）倍
したものとなり、このときのディジタル信号を変換出力
Ｅｄとして送出すれば、入力電圧ガを１ ＋ （ｒ／Ｒ
）の利得によシ増幅した値を示すディジタル信号が得ら
れる。
”）したがって、出力電圧Ｅ０が零となったときのアナ
ログ出力電圧Ｅａは、入力電圧ｃｉを１＋（ｒ／Ｒ）倍
したものとなり、このときのディジタル信号を変換出力
Ｅｄとして送出すれば、入力電圧ガを１ ＋ （ｒ／Ｒ
）の利得によシ増幅した値を示すディジタル信号が得ら
れる。
なお、（ｒ／ｎ）の値を選定すれば、人力電圧ｅｉを増
幅する利得が任意に定められる。
幅する利得が任意に定められる。
たソし、抵抗器ｒを複数個用意し、必要とする利得に応
じて切替えるものとしてもよく、比較器ＣＰにゼロクロ
スコンパレーク等を用い、’Ｈ“、％ Ｌ ／７ の２
値化号を発生するものとしたうえ、制御部としてマイク
ロプロセッサを用い、比較器ＣＰの出力が′Ｘ″Ｈ“の
間はディジタル信号の値を増加させ、比較器ｃｐの出力
がＳＳ Ｌ／／となったときにディジタル信号の値を保
持し、この動作を反復するものとしても同様である等、
釉々の変形が自在である。
じて切替えるものとしてもよく、比較器ＣＰにゼロクロ
スコンパレーク等を用い、’Ｈ“、％ Ｌ ／７ の２
値化号を発生するものとしたうえ、制御部としてマイク
ロプロセッサを用い、比較器ＣＰの出力が′Ｘ″Ｈ“の
間はディジタル信号の値を増加させ、比較器ｃｐの出力
がＳＳ Ｌ／／となったときにディジタル信号の値を保
持し、この動作を反復するものとしても同様である等、
釉々の変形が自在である。
以上の説明により明らかなとおシ本発明によれば、利得
が抵抗値比によって定まるだめ、利得の設定が容易であ
り、かつ、これらの抵抗器に特性の良好なものを用いれ
ば利得の変動が少なく、特に抵抗器ｒを切替える場合は
、これに高精度のものを用いれば利得が正確となり、簡
単な構成によりアナログ・ディジタル変換作用が得られ
るものとなり、入力電圧を増幅のうえディジタル信号化
する各種の用途において顕著な効果が得られる。
が抵抗値比によって定まるだめ、利得の設定が容易であ
り、かつ、これらの抵抗器に特性の良好なものを用いれ
ば利得の変動が少なく、特に抵抗器ｒを切替える場合は
、これに高精度のものを用いれば利得が正確となり、簡
単な構成によりアナログ・ディジタル変換作用が得られ
るものとなり、入力電圧を増幅のうえディジタル信号化
する各種の用途において顕著な効果が得られる。
図は本発明の実施例を示す回路図である。
ＱＬ・・・・入力電圧、Ａ・・・・差動増幅器、Ｒ・・
・・帰還抵抗器、ｒ・・・・直列抵抗器、ＣＵＴ ・・
・・カウンタ（制御部）、Ｄ／Ａ ・・・・ＤＡＣ（デ
ィジタル・アナログ変換器）、Ｅｄ・・・・変換出力。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（ほか１名）
・・帰還抵抗器、ｒ・・・・直列抵抗器、ＣＵＴ ・・
・・カウンタ（制御部）、Ｄ／Ａ ・・・・ＤＡＣ（デ
ィジタル・アナログ変換器）、Ｅｄ・・・・変換出力。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（ほか１名）
Claims (1)
- 非反転入力へ入力電圧が与えられかつ反転入力と出力と
の間へ挿入された帰還抵抗器を有する差動増幅器と、直
列抵抗器を介してアナログ出力を前記差動増幅器の反転
入力へ与えるディジタル・アナログ変換器と１．前記差
動□増幅器の出力電圧が零となる方向へ変化するディジ
タル信号を発生して前記ディジタル・アナログ変換器へ
与えると共に前記ディジタル信号をアナログ・ディジタ
ル変換回路として送出する制御部とを゛備えたことを特
徴とするアナログ・ディジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19520583A JPS6087526A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19520583A JPS6087526A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6087526A true JPS6087526A (ja) | 1985-05-17 |
Family
ID=16337200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19520583A Pending JPS6087526A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005249690A (ja) * | 2004-03-05 | 2005-09-15 | Agilent Technol Inc | 信号保持方法、アナログ・ディジタル変換方法、信号保持装置、アナログ・ディジタル変換装置、および、信号観測装置 |
-
1983
- 1983-10-20 JP JP19520583A patent/JPS6087526A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005249690A (ja) * | 2004-03-05 | 2005-09-15 | Agilent Technol Inc | 信号保持方法、アナログ・ディジタル変換方法、信号保持装置、アナログ・ディジタル変換装置、および、信号観測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6087526A (ja) | アナログ・デイジタル変換回路 | |
| US3824584A (en) | Analog-digital converter circuit | |
| CN108459646B (zh) | 恒定电阻控制环路 | |
| JPS5753143A (en) | Analogue-digital converter | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPH0224272Y2 (ja) | ||
| JPS5644222A (en) | Analogue-digital converter | |
| RU2018139C1 (ru) | Преобразователь переменного напряжения в абсолютное значение | |
| JP3092340B2 (ja) | Ｐｄｍ変換装置 | |
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| JPS6087527A (ja) | アナログ・デイジタル変換回路 | |
| JPS6114173Y2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS5850259Y2 (ja) | プログラムメ−タ | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPS61203710A (ja) | 折線近似回路 | |
| JPH0127298Y2 (ja) | ||
| JPS59110211A (ja) | 利得制御回路 | |
| SU742971A1 (ru) | Логарифмический преобразователь | |
| SU743164A1 (ru) | Усилитель | |
| JPS61292421A (ja) | 並列型ａ／ｄ変換器 | |
| JPS6028036B2 (ja) | 積分回路 | |
| JPH071854B2 (ja) | 非線形圧伸回路 | |
| JPS5495150A (en) | Multiplier using hall element | |
| JPS61123313A (ja) | Ａ／ｄ変換回路 |