JPS6087527A - アナログ・デイジタル変換回路 - Google Patents
アナログ・デイジタル変換回路Info
- Publication number
- JPS6087527A JPS6087527A JP19520683A JP19520683A JPS6087527A JP S6087527 A JPS6087527 A JP S6087527A JP 19520683 A JP19520683 A JP 19520683A JP 19520683 A JP19520683 A JP 19520683A JP S6087527 A JPS6087527 A JP S6087527A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- analog
- converter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数の入力電圧を各々所定の利得によシ増幅
のうえ、ディジタル信号へ変換するアナログ・ディジタ
ル変換回路に関するものである。
のうえ、ディジタル信号へ変換するアナログ・ディジタ
ル変換回路に関するものである。
一般に、電磁流量計においては、流体の流通する測定管
中へ対向して設けた各電極からの検出電圧をディジタル
信号へ変換の後、各検出電圧間の差を演算によってめる
場合、各検出電圧を各個に前置増幅器により増幅のうえ
、これらの出力を各個別のアナログ・ディジタル変換器
によりディジタル信号へ変換してから、プロセッサ等に
よる演算を行なっておシ、各前置増幅器の利得調整を各
個に行なわねばならず、手間を要すると共に、電源電圧
の変動に基づく利得変化により測定誤差示生じ易い等の
欠点を招来している。
中へ対向して設けた各電極からの検出電圧をディジタル
信号へ変換の後、各検出電圧間の差を演算によってめる
場合、各検出電圧を各個に前置増幅器により増幅のうえ
、これらの出力を各個別のアナログ・ディジタル変換器
によりディジタル信号へ変換してから、プロセッサ等に
よる演算を行なっておシ、各前置増幅器の利得調整を各
個に行なわねばならず、手間を要すると共に、電源電圧
の変動に基づく利得変化により測定誤差示生じ易い等の
欠点を招来している。
本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、各々の非反転入力へ各個に入力電圧が与えられ、
かつ、各々の反転入力と出力との間へ各個に帰還抵抗器
の挿入された複数の差動増幅器を蝮θの入力端子と対応
して設け、これらの出力を第１のスイッチにより選択し
て制御部へ与えると共に、制御部が第１のスイッチから
の信号に応じてディジタル（ｉｔ号を発生し、このディ
ジクル信号をディジタル・アナログ変換器（以下、ＤＡ
Ｃ）によりアナログ（ｇ号とし、このアナログ信号を第
１のスイッチと同期し、て動作する第２のスイッチおよ
び直列抵抗器を介して各差動増幅器の反転入力へ選択的
に力えるものとしたうえ、制御部においては、第１のス
イッチからの信号が零となる方向へ発生するディジタル
信号を変化させ、このディジタル信−リをアナログ・デ
ィジタル変換出力として送出するものとした極めて効果
的な、アナログ・ディジタル変換回路を提供するもので
ある。
有し、各々の非反転入力へ各個に入力電圧が与えられ、
かつ、各々の反転入力と出力との間へ各個に帰還抵抗器
の挿入された複数の差動増幅器を蝮θの入力端子と対応
して設け、これらの出力を第１のスイッチにより選択し
て制御部へ与えると共に、制御部が第１のスイッチから
の信号に応じてディジタル（ｉｔ号を発生し、このディ
ジクル信号をディジタル・アナログ変換器（以下、ＤＡ
Ｃ）によりアナログ（ｇ号とし、このアナログ信号を第
１のスイッチと同期し、て動作する第２のスイッチおよ
び直列抵抗器を介して各差動増幅器の反転入力へ選択的
に力えるものとしたうえ、制御部においては、第１のス
イッチからの信号が零となる方向へ発生するディジタル
信号を変化させ、このディジタル信−リをアナログ・デ
ィジタル変換出力として送出するものとした極めて効果
的な、アナログ・ディジタル変換回路を提供するもので
ある。
以下、実施例を示す回路］ｚ１により本発明の詳細な説
明する。
明する。
同図においては、複数のアナログ入力電圧ｅ０、ｅ２と
対応して差動増幅器ＡＩ、Ａ２が設けられ、これらの非
反転入力には各個に入力端子ｅ１、ｅ２が与えられてい
ると共に、これらの反転入力と出力との間には、！１ｉ
ｉ）還抵抗器Ｒｌ −、Ｒ２が各個に挿入され、これに
よって負帰貢が施されている。
対応して差動増幅器ＡＩ、Ａ２が設けられ、これらの非
反転入力には各個に入力端子ｅ１、ｅ２が与えられてい
ると共に、これらの反転入力と出力との間には、！１ｉ
ｉ）還抵抗器Ｒｌ −、Ｒ２が各個に挿入され、これに
よって負帰貢が施されている。
差動増幅器Ａ、 ＸＡ２の出力は、第１のスイッチＳ、
により選択され、比較器ＣＰによりゝＨ“（高レベル）
または１Ｌ“（低レベル）の２値化信号となってから、
マイクロプロセッサおよびメモリ等からなる制御部ＣＮ
Ｔへ与えられる。
により選択され、比較器ＣＰによりゝＨ“（高レベル）
または１Ｌ“（低レベル）の２値化信号となってから、
マイクロプロセッサおよびメモリ等からなる制御部ＣＮ
Ｔへ与えられる。
制御部ＣＮＴは、複数ビットのコード化されたディジタ
ル信号を発生し、これをＤＡＣ−Ｄ／Ａ へ与えておυ
、これからのアナログ出力は、第１のスイッチＳ、と同
期して動作する第２のスイッチＳ２および直列抵抗器ｒ
を介し、差動増幅器Ａ、、Ａ２の反転入力へ選択的に与
えられる。
ル信号を発生し、これをＤＡＣ−Ｄ／Ａ へ与えておυ
、これからのアナログ出力は、第１のスイッチＳ、と同
期して動作する第２のスイッチＳ２および直列抵抗器ｒ
を介し、差動増幅器Ａ、、Ａ２の反転入力へ選択的に与
えられる。
このだめ、入力電圧ｅ ＋ 、ｅｚとＤＡＣ−Ｄ／Ａ
のアナログ出力とを同極性として定めれば、スイッチＳ
Ｉ、Ｓ２が１側を選択したとき、差動増幅器Ａ、におい
て入力電圧ｅ１ と、ＤＡＣ’−Ｄ／Ａのアナログ出力
電圧とが相殺するものとなシ、スイッチＳ、ＸＳ２が２
（ｌＩｌｌを選択したときには、差動増幅器Ａ２におい
て入力端子ｅ２と、ＤＡＣ−Ｄ／′Ａのアナログ出力電
圧とが相殺するものとなり、制御回路ＣＮＴが制御出力
によりスイッチｓ１、ｓ２を制御し、１側または２側を
選択する度毎にディジタル（ｇ号をリセットし、比較器
ＣＰの出力がゝ■“の間はディジタル信号の値を次第に
増加させ、スイッチＳ１からの信号が零となり、これに
応じて比較器ＣＰの出力がＳＩ Ｌ ／／となったとき
にディジタル信号の値を一定とし、これを反復するもの
とすれば、つき゛の結果が得られる。
のアナログ出力とを同極性として定めれば、スイッチＳ
Ｉ、Ｓ２が１側を選択したとき、差動増幅器Ａ、におい
て入力電圧ｅ１ と、ＤＡＣ’−Ｄ／Ａのアナログ出力
電圧とが相殺するものとなシ、スイッチＳ、ＸＳ２が２
（ｌＩｌｌを選択したときには、差動増幅器Ａ２におい
て入力端子ｅ２と、ＤＡＣ−Ｄ／′Ａのアナログ出力電
圧とが相殺するものとなり、制御回路ＣＮＴが制御出力
によりスイッチｓ１、ｓ２を制御し、１側または２側を
選択する度毎にディジタル（ｇ号をリセットし、比較器
ＣＰの出力がゝ■“の間はディジタル信号の値を次第に
増加させ、スイッチＳ１からの信号が零となり、これに
応じて比較器ＣＰの出力がＳＩ Ｌ ／／となったとき
にディジタル信号の値を一定とし、これを反復するもの
とすれば、つき゛の結果が得られる。
すなわち、差動増幅器Ａ１、Ａ２の反転入力電圧は、帰
還抵抗器Ｒ，、Ｒ２の作用により人力電圧ｅ。
還抵抗器Ｒ，、Ｒ２の作用により人力電圧ｅ。
捷プ辷はｅ２にはソ等しく、がっ、各差動増幅器ＡＩ、
Ａ２の出力電圧が零であるため、抵抗器Ｒ、ｔたはＩ（
２へ通ずる電流ｈζｌ址たはＸＡ２ は次式にょ９示さ
］′１．る。
Ａ２の出力電圧が零であるため、抵抗器Ｒ、ｔたはＩ（
２へ通ずる電流ｈζｌ址たはＸＡ２ は次式にょ９示さ
］′１．る。
ＩＲＩ−ｏｒ Ｉｎｚ ＝ ” ”””・”−（１）１
りＸＡ２ 寸だ、スインクー８２が１側を選択したときのアナログ
出力電圧をＥｌ、同様に２側を選択したときのアナログ
出力気圧をＥ２とすれば、抵抗器ｒへ通ずる電流Ｔｒは
次式により与えられる。
りＸＡ２ 寸だ、スインクー８２が１側を選択したときのアナログ
出力電圧をＥｌ、同様に２側を選択したときのアナログ
出力気圧をＥ２とすれば、抵抗器ｒへ通ずる電流Ｔｒは
次式により与えられる。
ＥＩ’ｔ Ｅ２ ”２
Ｉ ｒ ＝ −□ ｏ ｒ□・・・・・・・ ρ）ｒ
ｒ このため、スイッチＳ１、Ｓ２が１側または２側を選択
したとき、スイッチＳ１からの化＋４ｉ電圧Ｅ。
ｒ このため、スイッチＳ１、Ｓ２が１側または２側を選択
したとき、スイッチＳ１からの化＋４ｉ電圧Ｅ。
が零となった条件では、ＩＲＩまたはＸＡ２とＩｒとが
等し７いものとなす、（１）、（２）式から次式が成立
す、、Ｅ、＝（１＋−二）ｅＩ・・曲・・・曲…・（３
）１ ・”ｓ Ｅ２−（１＋ ） ｅ ２ ・・・・・・・・
・・・・・ （４）２ こ＼において、スイッチ５ＩＸｓ２が１側および２ ｕ
＋１１を選択したときの各アナログ出方電圧Ｅ１七Ｒ２
との人を７−１れＩｔ’： Ｒ＋ −Ｒ２＝Ｒとしたと
き、次式が得られる。
等し７いものとなす、（１）、（２）式から次式が成立
す、、Ｅ、＝（１＋−二）ｅＩ・・曲・・・曲…・（３
）１ ・”ｓ Ｅ２−（１＋ ） ｅ ２ ・・・・・・・・
・・・・・ （４）２ こ＼において、スイッチ５ＩＸｓ２が１側および２ ｕ
＋１１を選択したときの各アナログ出方電圧Ｅ１七Ｒ２
との人を７−１れＩｔ’： Ｒ＋ −Ｒ２＝Ｒとしたと
き、次式が得られる。
Ｅｌ−Ｒ２−（１＋ｉ）・（ｅ、−８２）・・・・・・
・・・（５）したがって、信号電圧ｇｏが零となったと
きのアナログ出力電圧Ｅ、とＥ、との差は、入力電圧ｅ
１と０２との差を１＋（ｒ／Ｒ）倍したものとなり、ア
ナログ出力電圧Ｅ１とＲ２とに対応するディジタル信号
の各値開の差を制御部ＣＮＴにおいて演算し、アナログ
・ディジタル変換出力ＦＪｄとして送出することにより
、入力電圧ｅ、と０２との差を示す値のディジタル信号
が得られる。
・・・（５）したがって、信号電圧ｇｏが零となったと
きのアナログ出力電圧Ｅ、とＥ、との差は、入力電圧ｅ
１と０２との差を１＋（ｒ／Ｒ）倍したものとなり、ア
ナログ出力電圧Ｅ１とＲ２とに対応するディジタル信号
の各値開の差を制御部ＣＮＴにおいて演算し、アナログ
・ディジタル変換出力ＦＪｄとして送出することにより
、入力電圧ｅ、と０２との差を示す値のディジタル信号
が得られる。
なお、ディジタル信号をそのま＼変換出力ＥｄｔｓＥｄ
ｚとして送出し、これの差を別途の回路によりめるもの
としてもよい。
ｚとして送出し、これの差を別途の回路によりめるもの
としてもよい。
たｙし、抵抗器ｒを複数個用意し、制御部ＣＮＴが変換
出力ＥＤに応じて切替制御を行なうものとしてもよく、
制御部ＣＮＴにカウンタ等を用い、クロックパルス等の
カウントによシディジタル信号を発生するものとし、こ
れの動作およびスイッチｓ、、ｓ２の動作を別途の回路
により制御しても同様でお９、更に多数の入力電圧を扱
うものとし、これらの間の差を順次にめるものとしても
よい等、種々の変形が自在である。
出力ＥＤに応じて切替制御を行なうものとしてもよく、
制御部ＣＮＴにカウンタ等を用い、クロックパルス等の
カウントによシディジタル信号を発生するものとし、こ
れの動作およびスイッチｓ、、ｓ２の動作を別途の回路
により制御しても同様でお９、更に多数の入力電圧を扱
うものとし、これらの間の差を順次にめるものとしても
よい等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれば、単一
のＤＡＣを用いる簡単な措成により入力端子間の差に応
じたディジタル信号が得られると共に、利得が直列抵抗
器と帰還抵抗器との抵抗値比によって定まるため、利得
の設定が容易であり、かつ、これらの抵抗器に特性の良
好なものを用いれば利得の変動がなく、安定なアナログ
・ディジタル変換作用が得られるものとなり、入力電圧
を増幅のうえ入力電圧間の差をディジタル信号化する各
種の用途において顕著な効果を呈する。
のＤＡＣを用いる簡単な措成により入力端子間の差に応
じたディジタル信号が得られると共に、利得が直列抵抗
器と帰還抵抗器との抵抗値比によって定まるため、利得
の設定が容易であり、かつ、これらの抵抗器に特性の良
好なものを用いれば利得の変動がなく、安定なアナログ
・ディジタル変換作用が得られるものとなり、入力電圧
を増幅のうえ入力電圧間の差をディジタル信号化する各
種の用途において顕著な効果を呈する。
図は本発明の実施例を示す回路図である。
＠ｌ、ｅ、＠＠＠＠入力電圧、Ａ１、Ａ ２１） ＠
＠ １１差動増幅器、Ｓｌ、Ｓ２−・・・スイッチ、Ｒ
１、Ｒ２・・・・帰還抵抗器、ｒ・・・・直列抵抗器、
Ｄ／Ａ ・・・−ＤＡＣ（ディジタル・アナログ変換器
）、ＣＮＴ・・・・制御部、Ｅｄ・・・・変換出力。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（はか１名） の リ
＠ １１差動増幅器、Ｓｌ、Ｓ２−・・・スイッチ、Ｒ
１、Ｒ２・・・・帰還抵抗器、ｒ・・・・直列抵抗器、
Ｄ／Ａ ・・・−ＤＡＣ（ディジタル・アナログ変換器
）、ＣＮＴ・・・・制御部、Ｅｄ・・・・変換出力。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（はか１名） の リ
Claims (1)
- 各々の非反転入力へ各個に入力電圧が与えられかつ各々
の反転入力と出力との間へ各個に挿入された帰還抵抗器
を有する複数の入力電圧と対応して設けられた複数の差
動増幅器と、該６増幅器の出力を選択する第１のスイッ
チと、アナログ出力が前記第１のスイッチと同期しで動
作する第２のスイッチおよび直列抵抗器を介して前記各
差動増幅器の反転入力へ選択的に与えられるディジタル
・アナログ変換器と、前記第１のスイッチからの信号が
零とりる方向へ変化するディジタル信号を発生して前記
ディジタル・アナログ変換器へ与えると共に前記ディジ
タル信号をアナログ・ディジタル変換出力として送出す
る制御部とを備えたことを特徴とするアナログ・ディジ
タル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19520683A JPS6087527A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19520683A JPS6087527A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6087527A true JPS6087527A (ja) | 1985-05-17 |
Family
ID=16337218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19520683A Pending JPS6087527A (ja) | 1983-10-20 | 1983-10-20 | アナログ・デイジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087527A (ja) |
-
1983
- 1983-10-20 JP JP19520683A patent/JPS6087527A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114930A (ja) | センサ通信装置 | |
| US4031533A (en) | Differential floating dual slope converter | |
| JPS6087527A (ja) | アナログ・デイジタル変換回路 | |
| JPH0755588A (ja) | 温度検出器 | |
| JPH01227030A (ja) | 抵抗温度特性の検出回路 | |
| JPH0373822B2 (ja) | ||
| JPS5919438B2 (ja) | ダイナミック制御レンジの大きな制御装置 | |
| JP3189866B2 (ja) | 抵抗計校正装置 | |
| SU1126883A1 (ru) | Логарифмический преобразователь сопротивлени | |
| JPS6087526A (ja) | アナログ・デイジタル変換回路 | |
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| SU860088A1 (ru) | Квадратор | |
| JPS6087525A (ja) | アナログ・デイジタル変換回路 | |
| JPH0619048Y2 (ja) | データ収録装置 | |
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JPS6117300B2 (ja) | ||
| JPS5850259Y2 (ja) | プログラムメ−タ | |
| JPH023450B2 (ja) | ||
| SU544127A1 (ru) | Преобразователь неэлектрических величин в цифровой код | |
| JPS5832127A (ja) | デジタルはかりのスパン調整装置 | |
| JP2576235Y2 (ja) | 電圧又は電流測定装置 | |
| JPH035073Y2 (ja) | ||
| JPH0511861B2 (ja) | ||
| RU1830182C (ru) | Преобразователь сопротивлени | |
| JPH057583Y2 (ja) |