JPS6086903A - 前置増幅器 - Google Patents
前置増幅器Info
- Publication number
- JPS6086903A JPS6086903A JP58194175A JP19417583A JPS6086903A JP S6086903 A JPS6086903 A JP S6086903A JP 58194175 A JP58194175 A JP 58194175A JP 19417583 A JP19417583 A JP 19417583A JP S6086903 A JPS6086903 A JP S6086903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- preamplifier
- amplifier circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は前置増幅器に係シ、特＊、Ｌｓｘ化に好適な前
置増幅器に関する。
置増幅器に関する。
通常、多種多様なセンサ信号を扱う場合には前置増幅器
を必要とする。従来、前置増幅器として第１図に示すよ
うなダイナミックブリッジ形の差動増幅器が用−られる
。第１図において、ｌ、２は入力端子、３は出力端子、
１０−１２は演算増幅器、１０１Ｎ１０７は利得設定用
抵抗でおる。
を必要とする。従来、前置増幅器として第１図に示すよ
うなダイナミックブリッジ形の差動増幅器が用−られる
。第１図において、ｌ、２は入力端子、３は出力端子、
１０−１２は演算増幅器、１０１Ｎ１０７は利得設定用
抵抗でおる。
この前置増幅器の出力端子３には入力端子１．２に印加
された入力１圧を利得倍した電圧を出力として得てｉる
。このときの利得Ｇは、抵抗１０１を几ｎ１抵抗１０２
．ｘｏａｔそれぞれｆＬ、、抵抗１０４，１０５をそれ
ぞれ几１、抵抗１０６゜１０７をそれぞれＲ１とし、演
算増幅器ｌｏ〜１２の開ループ利得を無限大と考えると
、次式となる。
された入力１圧を利得倍した電圧を出力として得てｉる
。このときの利得Ｇは、抵抗１０１を几ｎ１抵抗１０２
．ｘｏａｔそれぞれｆＬ、、抵抗１０４，１０５をそれ
ぞれ几１、抵抗１０６゜１０７をそれぞれＲ１とし、演
算増幅器ｌｏ〜１２の開ループ利得を無限大と考えると
、次式となる。
従がって、利得Ｇの精度は抵抗の比精度で決まる次め、
通常抵抗に０．１％級の精密抵抗が必要となる。しかし
、第１図の前置増幅器を利得設定抵抗を含め同一プロセ
スでＬＳＩ化するには、ＬＳＩ内で製造できる抵抗の比
槽就がディスクリート抵抗に比べ１桁以上悪く、所望の
利得精度を得ることができないので、ＬＳＩ化に通した
回路とはなっていない。
通常抵抗に０．１％級の精密抵抗が必要となる。しかし
、第１図の前置増幅器を利得設定抵抗を含め同一プロセ
スでＬＳＩ化するには、ＬＳＩ内で製造できる抵抗の比
槽就がディスクリート抵抗に比べ１桁以上悪く、所望の
利得精度を得ることができないので、ＬＳＩ化に通した
回路とはなっていない。
本発明の目的は、利得投光を含めモノリンクＬＳＩ化に
適した前置増幅器ｒ提供するにある。
適した前置増幅器ｒ提供するにある。
本発明の第ｌの特徴は、入力電圧と零電圧を変互に切換
える切換回路と、この切換回路の出力電圧を増幅する増
幅回路と、この増幅回路の出力電圧を切換回路が入力電
圧に切換っているときに保持するサンプルホールド回路
とから構成される装置増幅器において、増幅回路が間流
増幅回路でるることに着目して、利得設定のためのイン
ピーダンスを全て容量で構成したＬＳＩ化に適した前置
増幅器にるる。
える切換回路と、この切換回路の出力電圧を増幅する増
幅回路と、この増幅回路の出力電圧を切換回路が入力電
圧に切換っているときに保持するサンプルホールド回路
とから構成される装置増幅器において、増幅回路が間流
増幅回路でるることに着目して、利得設定のためのイン
ピーダンスを全て容量で構成したＬＳＩ化に適した前置
増幅器にるる。
本発明の第２の％徴は、増幅回路の出力にオフセット補
正回路を設け、オフセット補正回路で、零成圧入力のと
き増幅回路の出力が零になるように増幅回路の入力側に
負帰還することによシオフセット補正電圧を得、かつ、
その電圧を保持することによシ増幅回路のオフセット電
圧を除去できるようにし九ことにおる。
正回路を設け、オフセット補正回路で、零成圧入力のと
き増幅回路の出力が零になるように増幅回路の入力側に
負帰還することによシオフセット補正電圧を得、かつ、
その電圧を保持することによシ増幅回路のオフセット電
圧を除去できるようにし九ことにおる。
本発明の第３の特徴は、増幅回路の利得設定のための容
量がリーク等で充放電され、増幅回路の線形領域をはず
れて動作することを防止するため、入力及び帰還容量の
一方は両方に初期値設定用短絡スイッチを設けるように
したことにある。
量がリーク等で充放電され、増幅回路の線形領域をはず
れて動作することを防止するため、入力及び帰還容量の
一方は両方に初期値設定用短絡スイッチを設けるように
したことにある。
以下、本発明の一実施例を第２図によシ説明する。第２
図で、３００はスイッチ３０１〜３０４で構成する切換
回路、２００は増幅回路、４０゜はスイッチ４０１１コ
ンデンサ４ｏ２、演算増幅器４０で構成されるサンプル
ホールド回路でるる。
図で、３００はスイッチ３０１〜３０４で構成する切換
回路、２００は増幅回路、４０゜はスイッチ４０１１コ
ンデンサ４ｏ２、演算増幅器４０で構成されるサンプル
ホールド回路でるる。
ま友、増幅回路２００はコンデンサ２０１〜２０３及び
演算増幅器ｔｏ、ｉｉで構成する平衡出力形正相増幅器
と、コンデ／す２０４〜２０７及び演算増幅器１２で構
成するシングルエンド出力形差動増幅器と、コノデフす
２０２，２０３，２０６゜２０７の両端にそれぞれ並列
に接続する２１１゜２１２．２１３，２１４とから成る
。なお、切換回路３００のスイッチ３０１と３０３及び
スイッチ３０２と３０４はそれぞれ２メーク形のスイッ
チに置換しても実現できる。
演算増幅器ｔｏ、ｉｉで構成する平衡出力形正相増幅器
と、コンデ／す２０４〜２０７及び演算増幅器１２で構
成するシングルエンド出力形差動増幅器と、コノデフす
２０２，２０３，２０６゜２０７の両端にそれぞれ並列
に接続する２１１゜２１２．２１３，２１４とから成る
。なお、切換回路３００のスイッチ３０１と３０３及び
スイッチ３０２と３０４はそれぞれ２メーク形のスイッ
チに置換しても実現できる。
この回路の動作を、第３図に示すタイムチャートを用い
て説明する。第３図の（ａ）〜（ｄ）のタイミングは第
２図の各スイッチａｏｉ〜３０４，２１１〜２１４，４
０１の接点のオンオフ状態を示している。即ち、第３図
（ａ）はスイッチ２１１〜２１４、（ｂ）はスイッチ４
０１のタイミングである。な２、（由のスイッチ４０１
のタイミング（′Ａ（Ｃ）のものでも可能でるる。回路
動作は、まず、Ｔ１の期間で、スイッチ３０３，３０４
，２１１〜２１４ｅオンしてコンデ／す２０２，２０３
，２０６，２０７の初期化（コンデンサにリーク等にょ
シ蓄積きれた電荷の放電）ｔｌ−行なう。次に、Ｔｔの
期間で、Ｔ、の期間に引続き切換回路３００のスイッチ
３０３，３０４をオ／して零１圧をもとに増幅回路２０
０で信号増幅を行なう。従って、増幅回路２００の出力
には零電圧が得られる。次に、Ｔ３０期間で、切換回路
３００のスイッチ３０１゜３０２をオンして入力端子１
．２に接続された入力電圧を増幅回路２００に印加する
。すると、増幅回路２００の出力には零電圧ｔペースに
した入力電圧振幅を設定利得倍に増幅しｆｃ振幅（交流
〕波形が得られる。このような動作についで、Ｔｊの期
間の（ｄ）のタイミングでサンプルホールド回路４００
が動作するため、サンプルホールド回路４００の出力、
即ち出力端子３には入力電圧の設定利得倍の直流電圧を
保持することができる。ここで、増幅回路２００の利得
は演算増幅器１Ｏ９１１とコンデンサ２０１〜２０３で
構成す／）第１の増幅段の利得と演算増幅器１２とコン
デンサ２０４〜２０７で構成する第２の増幅段の利得の
積となるから、第１の増幅段の利得Ｇ、は、コンデンサ
２０１ ｋｃ、、コンデンサ２０２，２０３をそれぞれ
Ｃ１とすると、 で表わされ、第２の増幅段の利得Ｇ、は、コ／デンサ２
０４，２０５をそれぞれＣＩ、コンデンサ２０６．２０
７ｔ−それぞれＣｔとすると、で表わされる。従って、
増幅回路２００全体の利得Ｇを、 として、設定することができる。
て説明する。第３図の（ａ）〜（ｄ）のタイミングは第
２図の各スイッチａｏｉ〜３０４，２１１〜２１４，４
０１の接点のオンオフ状態を示している。即ち、第３図
（ａ）はスイッチ２１１〜２１４、（ｂ）はスイッチ４
０１のタイミングである。な２、（由のスイッチ４０１
のタイミング（′Ａ（Ｃ）のものでも可能でるる。回路
動作は、まず、Ｔ１の期間で、スイッチ３０３，３０４
，２１１〜２１４ｅオンしてコンデ／す２０２，２０３
，２０６，２０７の初期化（コンデンサにリーク等にょ
シ蓄積きれた電荷の放電）ｔｌ−行なう。次に、Ｔｔの
期間で、Ｔ、の期間に引続き切換回路３００のスイッチ
３０３，３０４をオ／して零１圧をもとに増幅回路２０
０で信号増幅を行なう。従って、増幅回路２００の出力
には零電圧が得られる。次に、Ｔ３０期間で、切換回路
３００のスイッチ３０１゜３０２をオンして入力端子１
．２に接続された入力電圧を増幅回路２００に印加する
。すると、増幅回路２００の出力には零電圧ｔペースに
した入力電圧振幅を設定利得倍に増幅しｆｃ振幅（交流
〕波形が得られる。このような動作についで、Ｔｊの期
間の（ｄ）のタイミングでサンプルホールド回路４００
が動作するため、サンプルホールド回路４００の出力、
即ち出力端子３には入力電圧の設定利得倍の直流電圧を
保持することができる。ここで、増幅回路２００の利得
は演算増幅器１Ｏ９１１とコンデンサ２０１〜２０３で
構成す／）第１の増幅段の利得と演算増幅器１２とコン
デンサ２０４〜２０７で構成する第２の増幅段の利得の
積となるから、第１の増幅段の利得Ｇ、は、コンデンサ
２０１ ｋｃ、、コンデンサ２０２，２０３をそれぞれ
Ｃ１とすると、 で表わされ、第２の増幅段の利得Ｇ、は、コ／デンサ２
０４，２０５をそれぞれＣＩ、コンデンサ２０６．２０
７ｔ−それぞれＣｔとすると、で表わされる。従って、
増幅回路２００全体の利得Ｇを、 として、設定することができる。
本実施例によれば、増幅回路２００内の信号は必らず交
流信号となるため、ＬＳＩ上で最も安定で、比精度のよ
いコンデ／すを利得設定のために用ｉることを可能なら
しめ、ＬＳＩ化に適した前置増幅器を構成することがで
きる。
流信号となるため、ＬＳＩ上で最も安定で、比精度のよ
いコンデ／すを利得設定のために用ｉることを可能なら
しめ、ＬＳＩ化に適した前置増幅器を構成することがで
きる。
また、本実施例では、リーク越流等によシコンデンサに
蓄積され、動作障害となる電荷を放電するための初期値
設定用短絡スイッチを設けたことによシ、電源投入時を
含む予期することのできない異常電荷等の影響も排除す
ることができる。
蓄積され、動作障害となる電荷を放電するための初期値
設定用短絡スイッチを設けたことによシ、電源投入時を
含む予期することのできない異常電荷等の影響も排除す
ることができる。
また、本実施例では一１７７期値設定用短絡スイッチを
増幅回路２００の帰還コンデンサに設けて示しているが
、更に、入力コンデンサに設けても同様の効果が得られ
る。ま九、本実施例に用いたスイッチはＬＳＩ上では０
ＭＯ８，単ＣｈＭＯ８等を使用することができる。
増幅回路２００の帰還コンデンサに設けて示しているが
、更に、入力コンデンサに設けても同様の効果が得られ
る。ま九、本実施例に用いたスイッチはＬＳＩ上では０
ＭＯ８，単ＣｈＭＯ８等を使用することができる。
以上の実施例は、入力電圧と零電圧を切換回路３００で
切換え、この切換え信号を増幅回路２００で設定した利
得で零電圧をベースにし九虚幅（交流）増幅を行ない、
更に、サンプルホールド回路４００で電圧を実現するに
は、前置増幅器の構成要素である演算増幅器から発生す
るオフセットを除去することが必要でめシ、この実施例
として第４図、第６図のような回路を以下に示す。
切換え、この切換え信号を増幅回路２００で設定した利
得で零電圧をベースにし九虚幅（交流）増幅を行ない、
更に、サンプルホールド回路４００で電圧を実現するに
は、前置増幅器の構成要素である演算増幅器から発生す
るオフセットを除去することが必要でめシ、この実施例
として第４図、第６図のような回路を以下に示す。
第４図は、本発明の第４図で、第２図の実施例の前置増
幅器と異なる点は、増幅回路２００の出力にオフセット
補正回路５００と２メータ形のスイッチ２２０を設け、
コンデンサ２０７の一端に負帰還する構成としたことで
るる。オフセット補正回路５００はスイッチ５０１及び
抵抗５０２とコンデンサ５０２と演算増幅器５０とから
なる積分器で構成される。第４図の回路は第５図に示す
タイムチャートで動作するが、第２図に対し第４図で新
規に追加されたスイッチ４０１，２２０のオフオフ状態
は、第５図（ａ）がスイッチ２２０−ａ。
幅器と異なる点は、増幅回路２００の出力にオフセット
補正回路５００と２メータ形のスイッチ２２０を設け、
コンデンサ２０７の一端に負帰還する構成としたことで
るる。オフセット補正回路５００はスイッチ５０１及び
抵抗５０２とコンデンサ５０２と演算増幅器５０とから
なる積分器で構成される。第４図の回路は第５図に示す
タイムチャートで動作するが、第２図に対し第４図で新
規に追加されたスイッチ４０１，２２０のオフオフ状態
は、第５図（ａ）がスイッチ２２０−ａ。
（ｅ）がスイッチ５０１．（ｆ）がスイッチ２２０−ｂ
のタイミングとなっている。この回路の動作は、まず、
Ｔ１の期間で、スイッチ３０３，３０４゜２１１〜２１
４，２２０−ａをオンしてコンデンサ２０２，２０３，
２０６，２０７の初期化を行なう。次に、Ｔ、の期間で
、スイッチ３０３゜３０４．５０１，２２０−ｂｆ、オ
ンして切換回路３００の零′１圧を増幅回路２００のオ
フセット電圧等に対し、増幅回路２００の出力が零にな
るようにオフセット補正回路５００で負帰還される。
のタイミングとなっている。この回路の動作は、まず、
Ｔ１の期間で、スイッチ３０３，３０４゜２１１〜２１
４，２２０−ａをオンしてコンデンサ２０２，２０３，
２０６，２０７の初期化を行なう。次に、Ｔ、の期間で
、スイッチ３０３゜３０４．５０１，２２０−ｂｆ、オ
ンして切換回路３００の零′１圧を増幅回路２００のオ
フセット電圧等に対し、増幅回路２００の出力が零にな
るようにオフセット補正回路５００で負帰還される。
次に、Ｔｈの期間で、スイッチ３０１，３０２゜２２０
−ｂがオンすると、オフセット補正回路５００１Ｃはオ
フセット補正電圧が保持され、かつ、切換回路３００の
切換で入力端子１．２の入力電圧が増幅回路２００に印
加される。従って、増幅回路２００ではオフセット補正
電圧を除去した入力電圧の設定利得倍の振幅（交流）増
幅がなされる。このような動作についで、ＴＩの期間で
の（ｄ）のタイミングでサンプルホールド回路４００が
動作し、す／プルホールド回路４００の出力端子３には
増幅回路ＺＯＯ（Ｄオフセット電圧を除去した信号増幅
を可能にすることができる。
−ｂがオンすると、オフセット補正回路５００１Ｃはオ
フセット補正電圧が保持され、かつ、切換回路３００の
切換で入力端子１．２の入力電圧が増幅回路２００に印
加される。従って、増幅回路２００ではオフセット補正
電圧を除去した入力電圧の設定利得倍の振幅（交流）増
幅がなされる。このような動作についで、ＴＩの期間で
の（ｄ）のタイミングでサンプルホールド回路４００が
動作し、す／プルホールド回路４００の出力端子３には
増幅回路ＺＯＯ（Ｄオフセット電圧を除去した信号増幅
を可能にすることができる。
４６図は、第４図のオフセット補正回路５００内の演算
増幅器等から発生するオフセットを排除した実施例でめ
る。第６図に２いて、第４図図示実施例のオフセット補
正回路５００と異なる点は、スイッチ５０１０代りに２
メータ形のスイッチ５０５を用い、抵抗５０２に直列に
コンデンサ５０４を接続し、コンデンサ５０３０両肩に
スイッチ５０６を設けたことにるる。これらのスイッチ
の動作ノイミングは、第５図のタイムチャート上ではス
イッチ５ｇ５−ａ、５０６が（ａ）、スイッチ５０５−
ｂが（ｆ＞に相当する。このようにすると、（ａ）で演
算増幅器５０のオフセット電圧がコンデンサ５０４に完
成される。次に、（ｆ）でオフセット補正回路５００を
通過する信号はオフセット補正回路内で発生する。オフ
セットを圧を先のコンデンサ５０４０充電亀圧で排除す
るため、オフセント補正回路内のオフセットの影＃を受
けずに補正することができる。従って、オフセット補正
回路５００内のオフセットを排除したオフセット補正回
路の構成を可能にすることができる。
増幅器等から発生するオフセットを排除した実施例でめ
る。第６図に２いて、第４図図示実施例のオフセット補
正回路５００と異なる点は、スイッチ５０１０代りに２
メータ形のスイッチ５０５を用い、抵抗５０２に直列に
コンデンサ５０４を接続し、コンデンサ５０３０両肩に
スイッチ５０６を設けたことにるる。これらのスイッチ
の動作ノイミングは、第５図のタイムチャート上ではス
イッチ５ｇ５−ａ、５０６が（ａ）、スイッチ５０５−
ｂが（ｆ＞に相当する。このようにすると、（ａ）で演
算増幅器５０のオフセット電圧がコンデンサ５０４に完
成される。次に、（ｆ）でオフセット補正回路５００を
通過する信号はオフセット補正回路内で発生する。オフ
セットを圧を先のコンデンサ５０４０充電亀圧で排除す
るため、オフセント補正回路内のオフセットの影＃を受
けずに補正することができる。従って、オフセット補正
回路５００内のオフセットを排除したオフセット補正回
路の構成を可能にすることができる。
また、本発明の実施例として、増幅回路の利得設定を可
変利得設置にすることもできる。
変利得設置にすることもできる。
図中５１はオフセット入力端子、５２はオフセット出力
端子でるる。
端子でるる。
本発明によれば、前置増幅器の利得をモノリシックコン
デンサの容量比で設定することができるのでＬＳＩ化に
適した前置増幅器を実現できる。
デンサの容量比で設定することができるのでＬＳＩ化に
適した前置増幅器を実現できる。
第１図は従来の前置増幅器を示す回路図、第２図は本発
明の前置増幅器の一実施例の回路図、第３図は、第２図
図示実施例の動作を示す図、第４図は本発明の前置増幅
器の他の実施例の回路図、第５図は、第４図図示実施例
の動作を示す図、第６図は、第４図の実施例のオフセッ
ト補正回路の第 ／７ 襠 ２ 口 第 、５ 圀 第 ４ 閃
明の前置増幅器の一実施例の回路図、第３図は、第２図
図示実施例の動作を示す図、第４図は本発明の前置増幅
器の他の実施例の回路図、第５図は、第４図図示実施例
の動作を示す図、第６図は、第４図の実施例のオフセッ
ト補正回路の第 ／７ 襠 ２ 口 第 、５ 圀 第 ４ 閃
Claims (1)
- 【特許請求の範囲】 １、入力電圧と零電圧を交互に切換える切換回路と、こ
の切換回路の出力電圧を増幅する増幅回路と、この増幅
回路の出力電圧を前記切換回路が入力電圧に切換わって
−るとき保持するサンプルホールド回路とからなること
を特徴とする前置増幅器。 ２、特許請求の範囲第１項において、 前記増幅回路のオフセット電圧を補正するために、前記
切換回路を零電圧に切換えたときの前記増幅回路の出力
電圧が零になるように前記増幅回路の入力側に負帰還す
ることによシ、オフセット補正電圧を得、その電圧を保
持するオフセット補正回路を備えたことを特徴とする前
置増幅器。 ３、特許請求の範囲第１項において、 前記増幅回路は演算増幅器と前記増幅回路の利得を設定
するコンデンサによ多構成されることを特徴とする前置
増幅器。 ４、特許請求の範囲第３項記載の増幅回路に２いて、 前記コンデンサには初期値設定用短絡スイッチを設けた
ことを特徴とする前置増幅器。 ５、特許請求の範囲第４項に２いて、 前記増幅回路を２つの正相増幅器を用いて構成した差動
入力−平衡出力形の第１の増幅段と、差−入力−シング
ルエンド出力形の第２の増幅段で構成したことを特徴と
する前置増幅器。 ６、特許請求の範囲箱５項において、 前記増幅回路の利得設定のために必要となるイ／ビーダ
／スをコンデンサのみで構成したことを特徴とする前置
増幅器。 ７、特許請求の範囲第５項または第６項において、前記
増幅回路の利得設定のためのコンデ／すの初期直設定に
、前記第１及び第２の増幅段の入力及び帰還回路、ある
いは一方の回路を短絡するスイッチを設けたことを特徴
とする前置増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194175A JPS6086903A (ja) | 1983-10-19 | 1983-10-19 | 前置増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194175A JPS6086903A (ja) | 1983-10-19 | 1983-10-19 | 前置増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086903A true JPS6086903A (ja) | 1985-05-16 |
Family
ID=16320171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194175A Pending JPS6086903A (ja) | 1983-10-19 | 1983-10-19 | 前置増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086903A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331206A (ja) * | 1986-07-18 | 1988-02-09 | キストレル インスツルメンテ アクチエンゲゼルシヤフト | 電荷増幅回路 |
-
1983
- 1983-10-19 JP JP58194175A patent/JPS6086903A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331206A (ja) * | 1986-07-18 | 1988-02-09 | キストレル インスツルメンテ アクチエンゲゼルシヤフト | 電荷増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4352562B2 (ja) | 信号処理装置 | |
| JP3791767B2 (ja) | フライングキャパシタ式電圧検出回路 | |
| JP2779267B2 (ja) | 前置増幅回路 | |
| US20040130377A1 (en) | Switched capacitor amplifier circuit and electronic device | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| JPS6086903A (ja) | 前置増幅器 | |
| JPH06103328B2 (ja) | 比率測定回路及び装置 | |
| CN111969963B (zh) | 前置放大器 | |
| EP1330028B1 (en) | Low-pass filter | |
| JP3931323B2 (ja) | スイッチトキャパシタアンプ | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JP2001183396A (ja) | 差動プローブ | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPH04293306A (ja) | 増幅器 | |
| JPS5928288B2 (ja) | 電荷検出回路 | |
| JPS62186607A (ja) | 三角波発生装置 | |
| JPS59148413A (ja) | 前置増幅器 | |
| SU1404961A1 (ru) | Преобразователь напр жение-ток с заземленной нагрузкой | |
| JPS5881315A (ja) | 増幅器 | |
| JPH01208006A (ja) | 全差動形増幅器 | |
| Willis et al. | Zero CVF input current switched-capacitor instrumentation amplifier | |
| JPS6087509A (ja) | 差動増幅回路 | |
| JPS62265817A (ja) | Ａ／ｄ変換回路 |