JPS6083424A - 変調装置 - Google Patents

変調装置

Info

Publication number
JPS6083424A
JPS6083424A JP19140683A JP19140683A JPS6083424A JP S6083424 A JPS6083424 A JP S6083424A JP 19140683 A JP19140683 A JP 19140683A JP 19140683 A JP19140683 A JP 19140683A JP S6083424 A JPS6083424 A JP S6083424A
Authority
JP
Japan
Prior art keywords
signal
circuit
mfm
clock
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19140683A
Other languages
English (en)
Inventor
Takaaki Ashinuma
芦沼 孝昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19140683A priority Critical patent/JPS6083424A/ja
Publication of JPS6083424A publication Critical patent/JPS6083424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデジタル信号伝送や電子画像ファイルに用いら
れる入力信号をデジタル的に変調する変調装置に関する
ものである。
〔従来技術〕
従来デジタル信号をデジタル的に変調する例えはMFM
変調(Modified Frequency Mod
ulation)がフロッピーディスク装置等に用いら
れている。
以下MFM信号の復調に関して、簡単に述べる。
0又は1のデジタル信号をMFM変調する場合、第1図
(1)及び(2)に示す様に、変調されるデジタル信号
(1)のo、i(この1つ1つの単位をビットセルとい
う)に対して、変調された信号(2)は、データが1の
場合は、ビットセルの中心で反転し、データが0の場合
は、0が2つ以上連続した場合のみビットセルの境で反
転する。このMFM信号を復調する場合、MFM信号の
変化点が、ビットセルの中心であるか、境であるかを判
断しなければならないためMFM信号から抽出した同期
クロックの位相を、データの境を正確に識別出来る位相
にする必要がある。
このため従来よりフロッピーディスク装置などでは、ク
ロック発生装置として、フユーズロックドループ(以下
P、L、L、)を使用し、第2図に示す如く、MFM信
号(1)に各セックごとに、ある種の同期パターン(例
えばデータとしてOの連続)を設定しておき、ftS;
 2図(2)の如く各セックBごとにこの同期パターン
部分AでP、L、L、を引き込み、同期パターンAに同
期したクロックを得て、同期パターンが終りデータ領域
に入った後は、そのままの位相でクロック信号を出力す
る様に構成されている。尚、Cは信号間のギャップ領域
である。
この様A″構成場合、復調した信号を単にデータとして
扱う様な用途には良いが、MFM信号より抽出した同期
クロックを用いて、装置δ動作制御に用いるi!i!続
的なタイミング信号を得る必要がある場合には、同期パ
ターンでクロックが不連続となるため問題が生しる。ま
た、全データに対して同期パターンの領域があまり大き
く取れない場合など、同期パターン部分が非1り5に短
くなり、従ってP、L、L、の時定数が小となり、クロ
ックの位相が不適正となる等の欠陥などに対し弱くなる
欠点が生じる。
〔目 的〕
本発明は以上の点に鑑みてなされたもので、復調に際し
簡単に且つ、正確に同期クロックを得ることを可能にし
た変調信号を出力する変調装置を提供することを目的と
する。
〔実施例〕
以下、図面を用いて本発明を更に詳細に説明する。
第3図は入力NRZ信号をMFM変調するための変調部
の構成を示すブロック図であって、31はアンド回路、
32は変調回路、33は同期付加回路である。また、第
4図は第3図示回路における各部信号状態を示す。
アンド回路31の2入力端子の1つには変調すべきNR
Z信号(デジタル信号)aが入力され、また、他の入力
端子にはゲート信号すが入力される。第4図の如く、ケ
ート信号すはフレーム周期TのNRZ信号aの始めに回
期して発生される一定+1 WのnJl 0となるパル
ス信号である。これにより、アンド回路31の出力は第
4図示Cの如く先端に一定巾Wの期間信号を有したもの
に変換される。従って、この信号を変調回路32でMF
M変調した出力dのうちゲート信号すにてゲートがかけ
られた部分は常にビットセルの境に変化点を有するMF
M信号に変調される。この様にMFM変調された信号は
同期付加回路33に入力される。
同期付加回路33では前述の通りにゲートがかけられて
、所定の規則にてMFM変調されているrlJWの信号
中に第4図6(eはdのY領域を拡大したものである。
)の如く、ルベルの信号とθレベルの信号が夫々3ビツ
ト(これはデータとの識別が可能ならば何ビットでもよ
い。)ずつ連続した同期信号Xを付加する。
このように、入力NRZ信号aはMFM変調され同期信
号Xとともに出力される。
第5図は第3図示の変調部から出力されたMFM信号を
復調するための復調部の構成を示すブロック図であって
、51はクロック位相判定窓検出回路、52はMFM復
調回路、53はPルル。
回路、54はクロック位相判定回路、55はクロック位
相反転回路、56は分周回路である。また、第6図は第
5図示回路における各部信号状態を示も 前述の如く、変調部において同期信号が付加よれたMF
MFM信号クロック位相判定窓検出回路51に入力され
る。クロック位相判定窓検出回路51では同期信号とク
ロックにより、変調時に用いられたゲート信号すと同様
な一定III Wの判定窓信号fを発生する。尚、この
判定窓信号fは前述のゲート信号すとはレベルが反転し
たものとなる。従って、この判定窓信号fは変調部にお
いて、ゲート信号すにてNRZ信号aをゲートした区間
に対応したl信号である。
MFMFM信号またP几ル4回路53にも入力される。
P、L、L、回路53は復調されるNRZ信号の2倍の
周波数のクロックと入力するMFM信号のエッチとを比
較し、P、L、L、制御を行ない請求2るべき同期クロ
ックの2倍の周期をもったクロ5れ同期クロックjとし
てクロック位相反転回路たものなので、2つの位相のい
ずれかを持ったものとなる。尚、P、L、L、回路53
はMFM信号信号同力時には常にP、L、L、動作する
分周回路56から出力された同期クロックjはクロック
位相反転回路55を介し、外部装置にタイミング信号に
として出力されるとともに復調回路52に印加される。
また、復調回路52にはMFM信号信号同た印加されて
おり、復調回路52はこのMFM信号信号同期クロック
jを用いてNRZ信号信号組ジタル信号〕に復調動作す
る。このようにして得たNRZ信号信号組調信号文とし
て外部装置に出力されるとともにクロック位相判定回路
54に入力される。
クロック位相判定回路54にはクロック位相判定窓検出
回路51からの判定窓信号fが入力されており、この判
定窓信号fがルベルのときに。
NRZ信号信号組か1かを判定する。ここで、判定窓信
号fがルベルのときには本来、NRZ信号信号組でなけ
iばならない。従って、クロック位相判定回路54はN
RZ信号信号組となっていた場合には復調回路52にて
復調動作に用いた同期クロック信号jの位相が適正では
ないと判定し、クロック位相反転@路55に位相反転信
号りを出力する。一方、判定窓信号fがルベルのときに
、NRZ信号信号組であれば同期クロックjの位相が適
正と判定し、位相反転信号りは出力しない。
タロツク位相反転回路55は位相反転信号りを受けると
、現在分周回路56から入力されている同期クロックj
の位相を反転し、クロックの位相を適正なものとする。
従って、復調回路52に印加される同期クロックiも適
正な位相となり、これにより、確実にMFM信号信号同
調させることができる。
以上の様に、変調部にて第1図及び第2図の如くのMF
M変調を行なうとデータを復調するための適正な位相の
同期クロックを簡単に且つ正確に得ることができ、従っ
て、復調部において復調動作が正確に行なわれるもので
ある。尚、本実施例ではMFM変調について述べたが、
他の変調方式、例えばM2FM (Modified 
MFM)変調にも同様に適用できるものである。また、
NRZ信号を変調するに際し、アンド回路31により0
信号に変換したが、1信号に変換した後変調する方式で
もよい。
〔効 果〕
以上説明した様に、本発明の変調装置によると、復調装
置側において、簡単に且つ正確に同期クロックを得るこ
とができ、従って、正確な信号伝送か可能となるもので
ある。
【図面の簡単な説明】
第1図はMFM変調の簡単な説明図、第2図は従来の復
調動作を示すタイミングチャート図、第3図はMFM変
調部の実施例のブロック図、第4図は第3図示の各ブロ
ックの出力状態を示す図、ff15図はMFM復調部の
一実施例のブロック図、第6図は第5図示の各ブロック
の出力状態を示す図であり、31はアンド回路、32は
変調回路、33は同期付加回路、51はクロック位相判
定窓検出回路、52は復調回路、53はP、L、L、回
路、54はクロック位相判定回路、55はクロック位相
反転信号、56は分周回路である。 出願人 キャノン株式会社 (2) (?〕 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)入力信号をデジタル的に変調する変調装置におい
    て、変調すべき入力信号の先端部を所定+IJに渡って
    所定レベルの信号に変換する手段と、所定レベルに変換
    された信号とともに続く入力信号をデジタル的に変調す
    る変調回路とを有することを特徴とする変調装置。 (2、特許請求の範囲第(1)項において、上記変換手
    段で所定レベルに変換された信号部分に識別のための識
    別信号を付加する手段を有することを特徴とする変調装
    置。
JP19140683A 1983-10-13 1983-10-13 変調装置 Pending JPS6083424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19140683A JPS6083424A (ja) 1983-10-13 1983-10-13 変調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19140683A JPS6083424A (ja) 1983-10-13 1983-10-13 変調装置

Publications (1)

Publication Number Publication Date
JPS6083424A true JPS6083424A (ja) 1985-05-11

Family

ID=16274070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19140683A Pending JPS6083424A (ja) 1983-10-13 1983-10-13 変調装置

Country Status (1)

Country Link
JP (1) JPS6083424A (ja)

Similar Documents

Publication Publication Date Title
CA1278833C (en) Synchronizing clock signal generator
JPS63136852A (ja) 信号伝送システム
US4672329A (en) Clock generator for digital demodulators
JPS6348471B2 (ja)
JPH0225576B2 (ja)
JPS6083424A (ja) 変調装置
KR850003092A (ko) 동기시스템용 위상검파장치
JPS6083425A (ja) 復調回路
GB1525611A (en) Data processing system in a receiving terminal of a pcm-tdma communications system
US4253187A (en) Method and apparatus for sequencing two digital signals
JPH08335932A (ja) 局間クロック同期回路
JPS6097759A (ja) 復調装置
JP2671371B2 (ja) 位相比較器
JPS5931906B2 (ja) タイミング信号作成方式
JPH077686A (ja) Am復調器
JPS6028457B2 (ja) クロツク再生回路
JPS62183292A (ja) 副搬送波信号発生装置
SU650096A1 (ru) Устройство дл воспроизведени информации с магнитного носител
JPH0311140B2 (ja)
JPS5918894B2 (ja) デジタル位相同期回路
JPH023579B2 (ja)
JPS63200640A (ja) クロツク信号再生装置
JPS61150428A (ja) デ−タ受信装置
JPH0331016B2 (ja)
JPS6217307B2 (ja)