JPS6080219A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6080219A
JPS6080219A JP18824883A JP18824883A JPS6080219A JP S6080219 A JPS6080219 A JP S6080219A JP 18824883 A JP18824883 A JP 18824883A JP 18824883 A JP18824883 A JP 18824883A JP S6080219 A JPS6080219 A JP S6080219A
Authority
JP
Japan
Prior art keywords
ion implantation
active layer
film
film thickness
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18824883A
Other languages
English (en)
Inventor
Kohei Nagata
幸平 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18824883A priority Critical patent/JPS6080219A/ja
Publication of JPS6080219A publication Critical patent/JPS6080219A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)技術分野 本発明は、イオン注入法によυ半導体中に活性層を形成
するにあたり注入損傷を和らげることができ、活性層の
面内均一性の優れたイオン注入法に関するものである。
(ロ)従来技術と問題点 従来、半導体に直接イオン注入を行なうと、半導体表面
に損傷が発生することは、周知である。
矛と〒座道仕害面の絹化)チn戯げ面内の泊−檎を向上
さすイオン注入法として半導体表面に薄膜の保護膜を付
け、その薄膜を通してイオン注入する方法が行なわれて
きた。通常、保護膜として5102 + 513N4*
 AAtN 々どが一般に用いられている。だが、イオ
ン注入後、注入イオンを活性化する為、熱処理を行なう
必要がある。そこで薄膜によるイオン注入を行なった場
合、一般的にその薄膜を熱処理保護膜として用いるのが
通常である。しかし、S’02 + Sl:lN4 な
どは一般的な半導体とは、熱膨張率が異なる為、熱処理
により半導体表面に歪を生じやすく、それに伴なう活性
化の低下が起り、半導体全面の活性化の不均一につなが
る。又AINなとは、例えばQaAsとは、熱膨張率は
、はぼ等しいがスパッター法で均一な薄膜を付けなけれ
ばならない。
その理由は、前記注入法では、半導体表面に付けた保護
膜を通して注入するので、膜厚の厚みによって半導体に
注入されるイオン量が異なる為である。
又前者、QIQ7 、 R4aNa 本回様にCvD、
スバッター法などで均一に付けなければならないが現段
階ではその均一性についてはある程度限界がある。
そこで、理研的な薄膜として半導体自身を酸化した均一
な薄膜が望まし込。半導体自身を均一な薄膜にする簡易
人方法として陽極酸化法があげられる。しかし、通常、
イオン注入にとに用いる半導体基板は、例えば、GaA
Sなどは、半絶縁性基板を用りる為、陽極酸化法によっ
て酸化膜を形成することは、困難であった。
eう 発明の目的 本発明の目的は、面内均一性の優れた活性層をイオン注
入法により形成するにあたり、先ず半導体表面に高注量
で直接イオン注入を行ない、その後、前記、注入層を陽
極酸化法により均一な酸化膜として、次に前記、酸化膜
を通して活性層をイオン注入することにより注入損傷が
少なく面内均一性の優れた活性層を形成するイオン注入
法を提供することにある。
に)発明の構成 イオンによって生じた損傷9域が重なって注入領域全体
にわたって連続的な非晶質領域が形成されることは周知
である。そこで非晶質領域が形成される注入量を臨界注
入量と言いIX 10”(w−勺以上であることがわか
っている。又前記、陽極酸化において例えば、半絶縁性
GaAs基板が酸化困難な理由は、数百7以上の高電圧
を印加しなければならない為と、印加したとしても半絶
縁性基板であるので、4とんど電流が流れない為である
ところが半導体を非晶質にすれば陽極酸化が容易に行な
われる性質がある。そこで、先ず前記の如く高注入量イ
オン注入で非晶質領域を形成しておき、その後陽極酸化
法により前記非晶質領域を酸化して酸化膜とした後、そ
の酸化膜を通して希望とする活性層をイオン注入により
形成する様にしたものである。
本発明によれば、薄膜形成がイオン注入法と陽極酸化法
を用いるので従来法による薄膜形成にくらべて極めて均
−秀膜厚が得られるばかりか膜厚の制御が容易に行なえ
る利点もある。又活性層の損傷も和らげられ、活性化の
為の熱処理に対しても歪が生じなく活性層の均一性を向
上さすことができる。
に)発明の実施例 以下、本発明の実施例について駅明を行なう。
第1図(a)の1は、半絶縁性Q&A8基板でSiイオ
ンを加速電圧10(Key)、注入it lX10’N
i”)でイオン注入を行ない、400Xの非晶質領域2
を形成する。次に通常用いられるAGW法(グリコール
と適当な酸による水溶液との混合)による陽極酸化によ
シ非晶質領域2を酸化膜dくする(第1図(b)参照)
この場合、2′の膜厚は、5zoAになる。更に酸化膜
2′を通して活性層3を加速電圧60 (Key)注入
量4X10”(m−9で注入を行なり九様子を第1図(
C)に示す。そこで活性層3の評価を行カう為、前記、
注入されたウニノ・−を水素雰囲気中で800℃、15
分間、熱処理を施し活性層3のホ計リソグラフィーによ
υソース、ドレイン間6(μm) + ゲート長2(μ
mL ゲート幅30(μtn)のFETをウェハー全面
に約100偏部作した。
通常、活性層の均一性、評価として用いられているFE
Tのしきい値電圧vthのm111定を行なりた結果を
下記に示す。その結果、平均vth=+o、onでその
時の標準偏差値σVt b= 31 (mV )であっ
た。
そこで、従来法で製作されたウニノ・−で平均値75E
Vth=+0.05(V) (1)ものと比較した所、
標S偏差値a Vth=92 (mV )であやだ。
ここで明らかの様に本発明を用いたウニノー−面内の活
性層の均一性が一段と向上していることがわかる。又、
拡散電位Vbiを基準としたσvthのの大きさの割合
Ca Vth/(Vbi−Vih)xloo(%))は
、従来法は、to’(%)程度であるのに対して本発明
では、4〜6(%)程度と明らかに小さいことがわかる
(へ)発明の効果 本発明によれば、活性層へのイオン注入時の損及び陽極
酸化法を用いる為、均一性に優れ又嗅厚の制御も容易に
行なえ、しかも半導体自身の酸化膜であるので熱処理に
よる活性層の活性化が極めて均一になる。従りて、本発
明を用いれば活性層の均−性及び制御性を要求される集
積回路などの製作に棲めて効果がある。
【図面の簡単な説明】
第1図(a)〜(C)は本発明実施例工程に沿った半導
体基板断面図である。 l:半絶縁性半導体基板 2:臨界注入量以上で注入された領域 2′二酸化膜 3:イオン注入で形成された活性層 代理人 弁理士 松 岡 宏四部 享 1 凹 (a) (C)

Claims (1)

    【特許請求の範囲】
  1. 半導体表面へ臨界注入量以上の注入量でイオン注入を施
    し、その後、該イオン注入を施した領域を陽極酸化法に
    よシ酸化し、酸化によって形成された酸化膜を通してイ
    オン注入することにより活性層を形成することを特徴と
    する半導体装置の製造方法。
JP18824883A 1983-10-07 1983-10-07 半導体装置の製造方法 Pending JPS6080219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18824883A JPS6080219A (ja) 1983-10-07 1983-10-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18824883A JPS6080219A (ja) 1983-10-07 1983-10-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6080219A true JPS6080219A (ja) 1985-05-08

Family

ID=16220371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18824883A Pending JPS6080219A (ja) 1983-10-07 1983-10-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6080219A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238729A (ja) * 1990-02-15 1991-10-24 Oki Electric Ind Co Ltd 冷陰極装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238729A (ja) * 1990-02-15 1991-10-24 Oki Electric Ind Co Ltd 冷陰極装置の製造方法

Similar Documents

Publication Publication Date Title
JPS6080219A (ja) 半導体装置の製造方法
JPH012318A (ja) 薄膜の形成方法
JPS5851573A (ja) 半導体装置
JPS6142911A (ja) イオン注入による導電層形成方法
JPH0212875A (ja) 半導体装置の製造方法
JPH0437168A (ja) 半導体装置及びその製造方法
JPH07153940A (ja) 電界効果型トランジスタの製造方法
JPS58147078A (ja) 半導体装置
JPS61204972A (ja) Misトランジスタ−の製造方法
JPH0794437A (ja) 半導体装置の製法
JPS59104167A (ja) 絶縁ゲ−ト形電界効果トランジスタの製造方法
JPS6347982A (ja) 半導体装置
JPS61145872A (ja) 電界効果型半導体装置の製造方法
JPS6060719A (ja) 化合物半導体集積回路装置の製造法
JPS6190470A (ja) 化合物半導体装置の製造方法
JPS60150677A (ja) 集積回路
JPS61248467A (ja) 薄膜トランジスタの製造方法
JPS6318677A (ja) 3−5族半導体装置
JPH04291764A (ja) 半導体装置の製造方法
JPS6155919A (ja) 半導体装置の製造方法
JPS5898979A (ja) Fet作製方法
JPH05299439A (ja) 化合物半導体装置の製造方法
JPS5914903B2 (ja) イオン注入法を用いた電界効果型トランジスタの製造方法
JPS60193331A (ja) 半導体装置の製造方法
JPH033928B2 (ja)