JPS6079407A - 電気信号認識装置 - Google Patents

電気信号認識装置

Info

Publication number
JPS6079407A
JPS6079407A JP58187832A JP18783283A JPS6079407A JP S6079407 A JPS6079407 A JP S6079407A JP 58187832 A JP58187832 A JP 58187832A JP 18783283 A JP18783283 A JP 18783283A JP S6079407 A JPS6079407 A JP S6079407A
Authority
JP
Japan
Prior art keywords
logic
signal
circuit
control circuit
electrical signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58187832A
Other languages
English (en)
Inventor
Hiroyuki Futaki
二木 宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58187832A priority Critical patent/JPS6079407A/ja
Publication of JPS6079407A publication Critical patent/JPS6079407A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Feedback Control In General (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はディジタル電気信号の電位を測定し、信号の
論理を決定する電気信号認識装置に関するものである。
〔従来技術〕
第1図は従来の装置を示すブロック図で、(11は入力
回路、(3)は制御回路である。
入力回路tll性入力する電気信号の′電圧レベルが所
定の電圧レベル以上であるか否かによって論理rHJ(
論理「1」)又は論理「L」(論理1− OJ )を示
す信号を出力する。制御回路(3)はIJ■定のサンプ
リング時点ごとに入力回路(1)の出力を抽出する。
このような従来の回路は雑音によって誤動作するという
欠点があった。
第2図は入力電気信号の論理と電気信号認+iFV装置
によ東決定される論理との関係を示す波形図で、横軸は
時間、縦軸は電気信号の電圧レベルを示す。
第2図(a)は本来入力される電気信号の波形、同図(
b)は同図(a)の波形に雑音が重畳した波形、同図(
c’)は第1図の装置でω、(つ1、(3)、キ、(へ
)の時点においてサンプリングしたとして第1図の電気
信号認識装置が決定した信号論理を示す。第2図(d)
については後節で説明する。すなわち、サンプリング時
点において信号に雑音が重畳していてその時点の電圧レ
ベルが変化していると入力回路で誤決定をすることがあ
り、第2図(blの波形を(7)、(つ)、(3)、卵
、(力点でサンプリングすると時点(7)と(割におい
て誤決定が行われその結果、第1図の装置の出力論理は
第2図(c)のとおりになることは明らかである。
すなわち、従来の装置では、サンプリング時点における
1回の測定によってその時点の信号論理を決定するため
、雑音が重畳してそのサンプリング時点において、その
サンプリングのMOB続時開時間も長い時間の間、信号
と雑音との合成による電圧レベルが本来の信号の電圧レ
ベルから変動する場合、信号論μlI(+−誤決定する
という欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点忙除去するた
めになされたもので、この発明でQま、入力回路を開側
1する制御)回路の動作をプログラムにより制御し、こ
のプログラムを適当に作成することにより、雑音による
誤決定を除去することができるようにしたものである。
最も4vl))F−なプログラムとしては、サンプリン
グ時点において決定した信号論理を1サンプリング周期
O11のサンプリング時点において決定した信号論理と
比較し両者が同一であればその信号論理が継続している
ものと判定し、両者が互に反対論理である場合は、信F
5 #ii理が反転した結果であるか、それとも信号論
理は反転してなくて、iA1音の影響によってそのよう
な結果が表れたのか不明であると見做して、当該サンプ
リング点から所定時間遅れた時点で測定を繰返し、この
繰返した測定によって決定した論理全その時点における
l三しい論f中とした。すなわち、繰返した(1川雉に
よって決定しlこ論理が、当該サンプリング時点で決定
した論理と等しけJ′シは、その論理が当該サンプリン
グ時点での信号論jJljであり、両者が異っておれは
、繰返した測定によって決定した論理が1サンプリング
周期前のサンプリング時点において決定しIC論理と同
じであり、その同じ論理が繰返しd(11定点まで継続
しているのに、たまたま当該サンプリング時点J点にお
いて雑音の為誤決定し/こものと見做すのである。
〔発明の実施例〕
以下この発明の実施例を図面について祝明する。
第3図はこの発明の一実Mli 1911を示すブロッ
ク図であって、第1図と同一符号は同−又は相当部分を
示し、(2)は記憶回路、(4)は計時回路である。記
憶回路(2)には制御回路(3)をプログラム制御する
だめのプログラムが格納されていて、制御j回路(3)
により読出されて実行される。計時回路(4)は制御回
路(3)の必をとするタイミング信号を供給する。
第4図は記憶回路(2)に記憶されるプログラムの一例
を示すフローチャートで、(40)〜(48)は各プロ
グラムステップである。第2図(blに示す雑音の重畳
した信号7第4図のプロゲラムシ(よってii8誦する
と第2図id)の結果を得る。第4図のス′rノブ(4
3) 、 (47) 、 (48) の1ビツトメモリ
とはlサンプリング周JIJi前の測定によって決定式
れた信号56H理を記1足するメモリで、第2図(b)
 、 (a)の(カズ1においではrh4力福己憶さi
している。、(力点ではステップ(42)で取出す論理
ばr L Jとなり、ステップ(43)の判定はNOと
なる。スフ−ノブ(46)により(イ)点で取出すとこ
の論理はr II jとなり、ステップ(47)の判定
tまYESでステップ(44)でこの論理[H−1が出
力され、次は(つ)点でステップ(41) 、 (42
) 、 (43) (YES) 、 (44) 、 (
45) となり(つ)点では論理「II」が出力される
8次は(3)点でステップ(41) 、 (42)が実
行されiin’n理1−L」が取出されステップ(43
)の判定はNOとなり、(至)点でステップ(46)が
実行されるが取出式れる論理は「L」であり(47)の
判定はNOとなって、ステップ(48)で1ビツトメモ
リの論理を「L」 にし/゛こ ′後この論理「L」を
出力する。このような経jlA ケ経てサンプリング点
(割では論理「11」が取出されステップ(43)の判
定がNOとな9ステツプ(46)が(イ)点で実行され
論理↑L」が取出されるので、ステップ(47)がYE
Sとなり、ステップ(44)で論理rLJが出力される
。このようにして、雑音の影響が除去された、第2図(
d)に示す判定結果を得る。
なお、上記実施例では記憶回路(2)に格納されている
プログラムを第4図に示すものに限定して説明したが、
この発明はこのようなプログラムに限定されることなく
、雑音の統計的性質、信号のインタフェイス規約を考慮
して適当なプログラムを記憶回路に格納しておくことが
できる。
〔発明の効果〕
以上のようにこの発明によれば、電気信号に雑音が混入
した場合でも、その雑音の影響を除去し信号論理を正し
く判定することができる。
【図面の簡単な説明】
第1図は従来の装置を示すブロック図、第2図は入力電
気信号の論理と電気信号認識装置によりの一例を示すフ
ローチャートである。 尚、各図中同一符号は同−又は相当部分を示1゜代理人
 大 岩 増 ノ31 第1図 ω 第3図 第2図 雷 )。

Claims (1)

  1. 【特許請求の範囲】 10人力する電気信号の電圧レベルを測定する入力回路
    と、プログラム制御に従って動作し、上記入力回路の動
    作を制御する制御回路と、この制御回路の動作を定める
    プログラムを記憶し上記制御回路によって読出される記
    憶回路と、上記制御回路にタイミング信号を供給する計
    時回路を備えた電気信号認識装置。 (2)記憶回路に記憶されるプログラムは所定のサンプ
    リング時点ごとに入力回路を動作させ、当該サンプリン
    グ時点における測定により決定した電気信号の電圧レベ
    ルの論理をその直前のサンプリング時点における測定に
    より決定した論理と比較し、両者が異る場合は当該サン
    プリング時点よシ所定時間後において測定を繰返し、こ
    の繰返した測定によって決定した論理を当該サンプリン
    グ時点における論理とするよう制御回路を制御すること
    を特徴とする特許請求の範囲第1項記載の電気信号認識
    装置。
JP58187832A 1983-10-07 1983-10-07 電気信号認識装置 Pending JPS6079407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58187832A JPS6079407A (ja) 1983-10-07 1983-10-07 電気信号認識装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58187832A JPS6079407A (ja) 1983-10-07 1983-10-07 電気信号認識装置

Publications (1)

Publication Number Publication Date
JPS6079407A true JPS6079407A (ja) 1985-05-07

Family

ID=16213014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58187832A Pending JPS6079407A (ja) 1983-10-07 1983-10-07 電気信号認識装置

Country Status (1)

Country Link
JP (1) JPS6079407A (ja)

Similar Documents

Publication Publication Date Title
JPS6079407A (ja) 電気信号認識装置
US5550840A (en) Noise suppression in large three state busses during test
JP2648218B2 (ja) 半導体装置
JP3061972B2 (ja) タイミング検証モデル
JP2862297B2 (ja) 論理レベル比較回路
US5047712A (en) Circuit for inverting the latter half of pattern output from device under test
JP3017504B2 (ja) 論理回路シミユレーシヨン用期待値抽出方法
JPS5947840A (ja) 多重タイマ回路
JPH0514447B2 (ja)
JP2885126B2 (ja) 入力試験回路
JPS6111771Y2 (ja)
JP2545959B2 (ja) 集積回路試験装置
SU1631580A2 (ru) Способ обнаружени границ слов и устройство дл его осуществлени
JPS61150413A (ja) ハイインピ−ダンス状態検知入力回路
JPH05143211A (ja) 入力インタフエース回路
JPH11142489A (ja) Lsi検査方法
JPS59198370A (ja) 3値論理素子の診断方式
SU419852A1 (ru) УСТРОЙСТВО дл КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ
JPS60120270A (ja) 論理回路診断装置
SU1128207A1 (ru) Устройство дл контрол импульсных параметров магнитных сердечников
JPH0575462A (ja) 並列型a/d変換装置
JP2002267726A (ja) 信号のレベル判定方法およびその装置
JPH0666899A (ja) 半導体集積回路
JPS62137575A (ja) 論理回路試験機
JPS6280699A (ja) 音声パタ−ン更新方式