JPS607485A - グラフイツクデイスプレイ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、グラフインクディスプレイ（ラスクスキャン
式）のメモリのリードライト、特にＤＤＡ（ディジタル
ディファレンシャルアナライザ）の結果の書き込体とグ
ラフィックディスプレイへの表示の読み出しのメモリ制
御を有効に行わしめるグラフィックディスプレイ制御方
法に関するものである。

従来例の構成とその問題点 グラフィックディスプレイ（ラスクスキャン式）では、
数式で表現された図形をＤＤＡで、点（ピクセル）列に
変えフレームメモリに書き込み、このフレームメモリか
らデータを読出し、陰極線管（ＣＯＬＴ）に表示するの
が一般的である。第１図は、ＤＤＡにより図形を点列に
変えた例である。

第１図における■は、勾配の小さな直線を示し、この旧
線をＤＤＡでピクセル列（ビクセルの座標を丸印で示す
）に変えると、同一行（Ｘ方向）に多ピクセルが並ぶこ
とになる。第１図の例■は、勾配の大きな直線の例であ
り、この場合は同一欄（ｙ方向）に多ピクセルが並ぶこ
とになる。第１図の■の場合は、Ｘ方向に多ピクセル同
時書き込みができると効果的にメモリに書き込める。捷
た■の場合は、ｙ方向に多ピクセル同時書き込みができ
ると効果的にメモリに書き込める。集積度の大きいＩＣ
を使って、フレームメモリを構成するときは、複数個の
ＩＣを用いて、多ビクセル同時に読み書きするようにす
るのが普通であるが、Ｘ方向に多ピクセル同時読み出し
、書き込みを行うようにすれば、ｙ方向の多ビクセルは
、従来例では、同−ＩＣの中に入ることになり、多ピク
セル同時の読み出し、書き込みができなくなる。またｙ
方向に多ビクセル読み書きができるようにすれば、Ｘ方
向の多ピクセル同時の読み出し、書き込みができなくな
る。

第２図は、この問題を解決するための従来例である。第
２図（ａ）は、フレームメモリの画面上のピクセルの書
き方を示すもので、フレームメモリ全面さな正方形の小
領域に分ける。分けた領域では、画面上のピクセルが、
同じ行（，２１一方向）のピクセルは、メモリ上で同一
行に、また画面上で同じ欄（ｙ方向）のピクセルは、メ
モリ上で必ず別の行になるように配置する（例えば第２
図（ａ）のｄ２３は、画面上２行３欄目のピクセルの状
態を示す）。

第２図（ｂ）は、ＤＤＡ終了時のバッファメモリ上のピ
クセルの配置を示している。このバッファメモリの内容
をフレームメモリに書き込むとき、アドレス変換テーブ
ルを使って配列を変えて書き込む。第２図（Ｃ１は、第
２図（ａ）の配列方法とは一部の配列方法の一部を示す
もので、同一行は同一行、同一欄は励行のルールを守っ
ている。メモリ上のピクセル順は、ＯｒＬ’ｌ’上のピ
クセル順とは異なっており、ＣＩｔＴディスプレイ上に
表示するときは、読み出したデータの順番を入れ変える
。

この方法では、ＤＤＡの結果を正方形のバッファメモリ
に貯えている。

この方法では、読み書きビット数が多くなるとその２乗
倍で、ＤＤＡの正方形バッファやアドレス変換部が増え
、多ピクセルの同時読み書きには向かない欠点がある。

発明の目的 本発明は、上記従来例の欠点を除去するものであシ、多
ピクセルのＤＤＡ結果をＸ方向、ｙ方向へ書き込む有効
なグラフィックディスプレイ制御方法を提供するもので
ある。

発明の構成 本発明は、フレームメモリ全面に渉って画面ピクセルの
配列を工夫するとともに、アドレツシングを工夫するこ
とによって、Ｘ方向、ｙ方向の読み書きを行うものであ
る。

実施例の説明 以下に本発明の一実施例の構成について、図面とともに
説明する。

第３図において、１はフレームメモリであり、このフレ
ームメモリは少くともＣＲＴ画面一画面分のピクセルを
記憶する記憶容量を有し、このフレームメモリ１よりデ
ータを絶えず読み出して、ＯＲＴ７’イスプレイ４へ表
示している。フレームメモリ１のビクセル配列を第４図
に示す。このフレームメモリ１は、第４図に示すように
（ｍ＋１）Ｘ（ｎ＋１．）ビクセル分の大きさで、　Ｃ
ＲＴ上の表示ビクセルが１行下へ行くごとに、右へ１ピ
クセル分だけ、シフトローテート刀己憶している。右へ
１ピクセル移動するとと−もに、右端にあったピクセル
が左端に置かれている。メモリ上の６欄ノ行の位置には
、画面上の（Ｌ−））欄ノ行のピクセルを記憶させる。

なお（２−））〈０のときには、メモリ上のも欄ノ行の
位置に、画面上のＣｉ−ノ’＋ｍ（−１）欄ノ行のピク
セルを記憶させる。

フレームメモリ１は、通常数ピクセル分同時読み出し、
書き込みが行われる。書き込みに当っては、後述のよう
に欄ごとに別の行アドレスを選択できるように構成する
。画面表示のだめの読み出しには、同時読み出しの全欄
が同一行アドレスにできるように構成する。なお、フレ
ームメモリ１に記憶されるピクセルとは、白黒表示の場
合は１ビツト、カラー表示の場合は複数ビットで構成さ
れる。

第３図における２はリードバッファであり、このリード
バッファ２はフレームメモリ１から同時読み出した多ピ
クセルを１ピクセルずつＣＲＴデイスプレイ４へ送シ出
すものである。

３は、タイミングジェネレータであり、このタイミング
ジェネレータ３はＯＲ，Ｔディスプレイ４へ送出する表
示データのアドレスと読み出しタイミング信号をフレー
ムメモリ１に供給し、読み出しを行わせるとともに、フ
レームメモリＩの読み出しデータをリードバッファ２に
セットしたあと、ＣＲ，Ｔディスプレイ４へ１ピクセル
ずつ送るタイミングを供給するものである。前記のよう
にメモリ配列が表示とずれているから、各行において何
ワード（並列読み書きの単位）目の何ビクセル目からＣ
ＲＴデイスプレイ４に送シ、どこで終りにするかのアド
レスコントロールを、行ごとに行うのも、このタイミン
グジェネレータ３の役割である。タイミングジェネレー
タ３は、またＯＲ，Ｔディスプレイ４に、水平・垂直同
期信号を供給する。

４は、　ＣＲＴディスプレイでアシ、このＣＲＴデイス
プレイ４はラスタースキャン形のディスプレイでアシ、
水平・垂直同期信号と輝度信号により、画像を表示する
ものである。

５１ｄ、ＤＩ）Ａ（ディジタルディファレンシャルアナ
ライザ）であり、このＤＤＡ５は数式で表現された図形
をピクセル列に変換するものである。

変換結果は、ＸＹアドレス、ＸＹフラッグ、ライトデー
タである。

６は、セグメントバッファであり、このセグメントバッ
ファ６はＣＲＴデイスプレイ４に表示する図形を数式の
形で記憶するものである・。

７は、コントローラであり、このコントローラはセグメ
ントバッファ６から図形の要素を１つずつ取り出し、Ｄ
ＤＡ５へ渡して、ピクセル列に変換せしめるものである
。

８は、ライトバッファであり、このライトバッファ８は
ＤＤＡ５の変換結果をフレームメモリＩへ書き込むため
、一時的に記憶するものである。

ライトバッファ８の内容は、ＸＹフラッグｌＯの状態に
より異なる。第１図■のように、勾配が小さい図形のと
きは、ＸＹフラッグ１０は゛Ｘパであって、ライｌ−バ
ッファ８の内容は、第５図（ａｔに示すように、ＣＲＴ
デイスプレイ４の画面上でＸ方向に並ぶピクセル列を記
憶している。また、第１図■のように勾配が大きい図形
のときは、ＸＹフラッグ１０はＹｌ＋であって、ライト
ノくツファ８の内容は第５図（ｂ）に示すように、ＣＲ
Ｔデイスプレイ４の画面上でｙ方向に並ぶピクセル列を
記憶している。当然のこととして、ライトノくツファ８
はビクセルの点滅・色によって異なるデータを記録して
いる。第５図の記号は、第４図の記号と同じである。

Ｉｄ、ＸＹ７ドレスレジスタであシ、こノＸＹアドレス
レジスタ９はＤＤＡ５でセットされ、ＤＤＡ５の変換結
果として現われるピクセル列のフレームメモリエ上の位
置を示す。画面上も欄ノ行のビクセルのアドレスは（乙
−））欄ノ行の位置ヲ示す。ｉ−ｊ＜０のときは（ｍ＋
１）を加えた補正をする。ＸＹアドレスレジスタ９は、
ピクセル列の代表位置を示している。

１０は、ＸＹフラッグであり、このＸＹフラッグ１０は
ＤＤＡ５でセットされ、第１図でのべた図形の勾配によ
って、ＤＤＡ結果がＸ方向に長い“Ｘｌ＋状態か、ｙ方
向に長い゛ＩＹ１″状態にあるかを示す。

１１は、アドレス変換器であり、このアドレス変換器Ｉ
Ｏはフレームメモリ１のアドレスがＸ方向に１ピクセル
ずれるに従い、ｙ方向へ１ピクセル分ずらせる計算をす
るものである。

第６図は、アドレス変換器１１の詳細を示すものである
。第６図において１１２，１１４・・・ハ、ハーフアダ
であり、ハーフアダ１１２は、ＸＹアドレスレジスタ９
のＹアドレスを入力とする。ハーフアダ１１３は、ハー
フアダ１１２の出力を入力とする。以下同じ接続をする
。

ハーフアダ１１２，１１３・・・は、それぞれの入力に
＋１を加えるものである。上記ハーフアダ１１２．１１
３・・・の出力はアドレススイッチ１２を経由し、それ
ぞれフレームメモリ１の別の欄に印加せしめる。

第３図において、１２はアドレススイッチであり、この
アドレススイッチ１２はＸＹフラッグの状態により、フ
レームメモリ１へのアドレスの加え方を変えるものであ
る。すなわち、ＸＹフラッグが°゛Ｘ″のときは、ＸＹ
アドレスレジスタ９の出力そのｉｔをフレームメモリ１
へ印加する。この場合、欄が右へ１つ移っても、行（１
）アドレスは変わらない。

ＸＹフラッグがｎｙｌ＋のときは、ＸＹアドレスレジス
タ９の出力の欄（３）アドレスはそのまま印加し行（１
）アドレスはアドレス変換器１１の出力をフレームメモ
リ１へ印加する。

この場合、欄が右へ１つ移ると、行（１）アドレスは下
へ１つずれることになる。即ち、アドレススイッチ１２
によって、アドレス変換器１１を構成しているハーフア
ダ１１２．１１３・・・の出力（ｙ方向のアドレス）は
、欄ごとに別の値を取っているからである。

次に、本実施例の動作を第７図によって説明する。第７
図（ａ）は、Ｘ方向に長い例である。ＤＤＡの結果、ｄ
（乙＋１）、八ｇ（ｉ＋２）、ノに図形が発生した。水
平方向の読み書きのワードｃｔｉからｃｌ（ｉ　−１−
３）の中に入っているので、この単位で書き換える。Ｘ
Ｙフラッグ１０がＩＩＸＩ＋であるので、全欄のＹアド
レスを同じにして、フレームメモリ１に記憶する。

第７図（１〕）は、ｙ方向に長い例である。Ｄ　Ｊ）　
Ａの結果り行の（）４−１　）１　（Ｊ　＋２）にデー
タが発生した。垂直方向のｄ）からｄ（）＋３）に入っ
ているのでこの＄−６’ｒで書き換える。ＸＹフラッグ
が“ｙｌ＋であるので、アドレス変換器１１経由でアド
レスが印加される結果、Ｘ方向にずれるに従い、Ｙアド
レスが１つずつ増える。フレームメモリ１の構成が、１
ビクセル右にずれるに従い、下へ１ピクセル移る形式に
なっているので、所定のｙ方向に書き込まれたことにな
っている。

第３図では、ハーフアダにビット長の制限を設けなかっ
たが、実用的には制限を設けた方が有利である。その−
例として、ハーフアダを４ビ、トにし、その数を１５コ
にすることが考えられる。

この場合、最大１６ピクセルのｙ方向書き込みができる
。この場合、４ビツト目から５ビット月へ桁上げができ
ないので、桁上げが発生しない範囲に書き込みエリアを
制限する。ノ・−ファダで桁上げが発生しないように、
アドレス変換部へ与えるアドレスを制限し、その代り２
回に分けて書き込めばよい。

なお、上記実施例では下へ１ピクセル変わると右へ１ビ
クセルずらしているが、左へ１ピクセルずらす方式も可
能である。この場合、（３ＲＴデイスプレイのＬ欄）行
のビクセルは、メモリ上の（Ｌ十）゛）欄ノ行に書き、
ハーフアダ１１２．１１３は１を引く動作をさせること
になる。

発明の効果 本発明は、メモリブレーン全体に渉って読み出し方法を
工夫しているため、比較的多ビットのｙ方向、Ｘ方向の
切替読み出しができ、高速のリードライトに効果的であ
る。また、ＣＲＴディスプレイに表示するための読み出
しに当って、ピクセルの配列の変更が必要ない利点も有
する。

【図面の簡単な説明】

第１図はグラフィックディスプレイにおける画像処理例
を示す図、第２図（ａ）（ｂ）（ｃ）は従来のグラフィ
ックディスプレイのメモリ構成を示す図、第３図は本発
明の一実施例におけるグラフインクディスプレイ制御方
法を実施する装置のブロック図、第４図は本発明の一実
施例におけるメモリ構成を示す図、第５図（ａ）（ｂ）
はそれぞれ同実施例におけるライトバッファの動作説明
図、第６図は同実施例におけるアドレス変換器のブロッ
ク図、第７図（ａ）（１））はそれぞれ同実施例の動作
説明図である。 Ｊ・・・フレームメモリ、２・・・リードバッファ、３
・・タイミングジェネレータ、４・・・ＣＲＴディスプ
レイ、５・・ＤＤＡ、６・・・セグメントバッファ、７
コントローラ、８・・・ライトバッファ、９・・ＸＹア
ドレス、１０・・・ＸＹフラッグ、１１・・アドレス変
換器、１２・・・アドレススイッチ、１１２，１１３・
・・・・ハーフアダ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第６
図 トＸ　Ｘ　’Ｘ　Ｘ　Ｘ　Ｘ　Ｘ　Ｘ　Ｘ　Ｘ　Ｘ　ｘ
”　Ｘ　Ｘ　Ｘ　Ｘ）−ＸＸ　ＸＸＸＸＸＸＸＸＸＸ×
ＸＸＸ手続補正書 昭和！；７年７　月　２日 Ｗ″′’”ｔ　ｍ　＠へ １事件の表示 昭和５８年特許願第１１７５５９号 ２発明の名称 グラフィックディスプレイ制御方法 ３補正をする者 事件との関係　特　許　出　願　人 住　所　大阪府門真市大字門真１００６番地名　称　（
５８２）松下電器産業株式会社代表者　山　下　俊　彦 ４代理人　〒５７１ 住　所　大阪府門真市大字門真１００６番地松下電器産
業株式会社内 名 ］ ｃ、ｎ’ａ− ２、特許請求の範囲 （１）　ラスクスキャン式のグラフィックディスプレイ
と、このグラフィックディスプレイの一画面分の（ｍ＋
ｌ　）Ｘ（ｎ＋１．）個のピクセルを記憶するフレーム
メモリとを有し、上記フレームメモリのＬ欄ノ行の記憶
位置に、上記グラフィックティスプレィの（ｉ−））欄
ノ行（ただし、Ｌ−）〉０）または（乙−）±ηＬ＋１
）欄ｊ行（ただし、乙−）〈０）のピクセルを記憶させ
、上記フレームメモリの複数欄間−行の複数のピクセル
または複数欄複数行することを特徴とするグラフィック
ディスプレイ制御方法。 （２）複数の・−−ファダを結合し、各・・−ファダの
出力を異なったアドレスとしてフレームメモリに力える
特許請求の範囲第１項記載のグラフィックディスプレイ
制御方法。

Claims (2)

【特許請求の範囲】
1. （１）　ラスクスキャン式のグラフィックディスプレイ
   と、このグラフィックディスプレイの一画面分の（ｍ＋
   １　）　Ｘ　（ｍ＋１　）個のピクセルを記憶するフレ
   ームメモリとを有し、上記フレームメモリのｔ欄ノ行の
   記憶位置に、上記グラフインクディスプレイの（ｌ−）
   ）欄ノ行（ただし、２−）〉０）または（２−）十ｍ＋
   １）欄ノ行（ただしる−）〈０）のビクセルを記憶させ
   、上記フレームメモリの複数欄間−行の複数のビクセル
   または複数個複数行の複数のピクセルを同時読出しする
   ことを特徴とするグラフインクディスプレイ制御方法。
2. （２）複数の・・−ファダを結合し、各ハーフアダの出
   力を異なったアドレスとしてフレームメモリに与える特
   許請求の範囲第１項記載のグラフィックディスプレイ制
   御方法。