JPS6074684A - 電界効果トランジスタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＧａＡｓ、　ＩｎＰ又はＧａＡｌＡｓ等の化
合物半導体を用いた電界効果トランジスタの製法に関す
る。

特に高速低消費電力の論理素子や高周波用素子に適した
セルフアライメント方式によるショットキ障壁形電界効
果トランジスタ（所謂ＭＥＳ　ＦＥＴ）又は接合形電界
効果トランジスタの製法に関する。

背景技術とその問題点 従来、セルフアライメント方式を用いた電界効果トラン
ジスタの製法とし′ζは次のような製法が知られている
。第１図の例は、半絶縁性のＧａＡｓ基板（１）上にエ
ピタキシャル成長等によってチャンネル層となる第１導
電形の高抵抗のＧａＡｓ層（２）を形成して後、このＧ
ａＡｓＮ（２目二にＴｉ−Ｗ−シリサイドのゲート金属
（３）を形成し、このゲート金属（３）とＧａＡｓ層（
２）との間にショットキ障壁を形成し、次いでゲート金
属（３）をマスクとしてイオン注入（４）を行っ″ζ高
不純物濃度のソース領域（５）及びドレイン領域（６）
を形成するようになしている。この製法ではソース及び
ドレイン抵抗が減少し、電界効果トランジスタの性能が
向上する。

また第２図の例は、半絶縁性のＧａＡｓ基板（１）に第
１導電形の高抵抗のＧａＡｓ層（２）を形成して後、こ
のＧａＡｓ層（２）に特殊なレジスト材によるマスク（
７）を介してイオン注入で＾不純物濃度のソース領域（
５）及びドレイン領域（６）を形成し、さらに同じマス
ク（７）を用いてスパフタリングでＳ　Ｉ　０２　ｍＷ
　（８１を形成し、次いでマスク（７）を除去してＳ　
ｉ　０２　Ｎ’Ａ　（８１の開口位置にゲ−ト金属（３
）を被着するようになしている。この製法ではマスク（
７）と５Ｉｏ２膜（８）の組合せでゲート金属（３）と
ソース及びドレイン領域（５）及び（６）との位置決め
を行っている。

しかしながら、第１図の製法ではイオン注入後に高温（
８００℃以上）の熱処理が行われるので、この熱処理に
耐えるゲート金属即ち金属シリザイド材料の作成条件や
加工に難しさがあった。また第２図の製法では工程が複
雑であるという難点があった。

発明の目的 本発明は、上述の点に鑑み極めて簡単な工程で高性能な
電界効果トランジスタが得られる製法を提供するもので
ある。

発明の概要 本発明は、基板上に低抵抗の第１導電形の半導体層を形
成し、この半導体層に所定の窓孔を有したマスク材を介
してイオン注入で第１導電形の高抵抗領域を形成し、次
に同一の窓孔を用いて高抵抗領域にゲート部を構成する
ＰＮ接合又はショットキ障壁を形成するようになす。

この製法では、極めて簡単な工程でソース及びドレイン
抵抗を小さくした高性能の電界効果トランジスタが得ら
れる。

実施例 以下、図面を参照して本発明の実施例について説明する
。

第３図は本発明の一実施例を示す。本例はショットキ障
壁形電界効果トランジスタの製造に適用した場合である
。

先ず、第３図Ａに不ず様に半絶縁性の化合物半導体基体
例えばＧａＡｓ基体（１１）上に、エピタキシャル成に
するか又はドナーをイオン注入することによって低抵抗
のｎ形のＧａＡｓ層（１２）を形成する。

このＧａＡｓ１ｊＷ　（１２）の不純物濃度は５　Ｘ　
Ｉ　Ｏ”　ｃｍ−”程度、厚さは０．２μｍである。

次に、第３図Ｂにネオ様にｎ形のＧａＡｓ１ｉ＃　（１
２）上に例えば膜厚が０．３メｊＩ１１程度の５１３Ｎ
　４１５１０２　＋Ａｌ２Ｏ３，八ＩＮ等の番色縁Ｈ嚢
（１３）をプラズマＣＶＤ法によって形成し、次いでホ
トレジスト層（１４）をマスクにプラスマエッチングに
よって絶縁欣（１３）を選択的に除去しゲート窓孔（１
５）を形成する。そして、このホトレジスト層（１４）
と絶縁欣（１３）をマスクとしてゲート部分にのみイオ
ン注入する。次いでホトレジスト層（１４）を除去して
アニール処理し電気的活性化を行ってチャンネル層とな
る部分をｎ形の高抵抗領域（１６）に変換するく第３図
Ｃ参照）。このときの高抵抗領域（１６）の不純物濃度
は例えば４　Ｘ　ｌ（ｐｔ　、−３程度である。イオン
種はベリリウムＢｅｓマグネシウムＭｇ、曲鉛Ｚｎ等の
アクセプタ、又はホウ素Ｂ１酸素Ｏ等を使用できる。な
お、イオン注入損傷を利用して熱処理しない方法もある
。

次に、第３図りに示すように窓孔（１５）を含んで例え
ばＡｕ、Ａβ、　ＴｉＰｔＡｕ等の金属を被着して後、
パターニングしてゲート金属（１７）を形成する。この
ゲート金属（１７）とＧａＡｓの高抵抗領域（１６）と
の間でショットキ障壁が形成される。

しかる後、第３図りに示すようにソース及びドレイン領
域である低抵抗のＧａＡｓ層（１２Ｓ）及び（１２０）
が臨むように絶縁１１ｔ！（１３）に窓開けをし、こご
にオーミック接触するソース電極（１８Ｓ）及びドレイ
ン電極（１８ｎ　）を被着形成する。電極（１８Ｓ）　
、（１８Ｄ）としては例えば金ゲルマニウム合金又はこ
れとニッケルの多層金属等を使用することができる。こ
のようにして目的のショットキ障壁形電界効果トランジ
スタ（ＭＥＳ　ＰＥＴ）　（１９）を得る。

この製法によれば、高温のアニール処理後にゲート金属
（１７）が被着されるので、ゲート金属（１７）として
は高融点の特殊な金属を用いる必要がなくなる。このた
め従来のＭＥＳ　ＦＥＴだけでなく、ｐｔの合金化プロ
セスによるＭＥＳ　ｆ’ＥＴにも適用できる。又、同一
の窓孔（１５）を通してイオン注入による高抵抗領域（
１６）の形成及びゲート金属（１７）の形成を行うので
、ゲート部と低抵抗のソース及びドレイン領域（１２Ｓ
）及び（１２０）がセルファラインでき、ソース及びゲ
ート間の抵抗が減少する。従って、高周波特性に優れ項
中率の＾いショットキ障壁形電界効果トランジスタが再
現性よく製造できる。また製造工程も極めて簡単である
。

第４図は本発明の他の実施例を不ず。この例は接合形電
界効果トランジスタに適用した場合である。

本例においては、第３図Ａ−Ｃと同様の工程を経て半絶
縁性のＧａＡｓ基体（１１）上の低抵抗のｎ形ＧａＡｓ
層（１２）にそのゲート部分のみをイオン注入で高抵抗
領域（１６）に変換して１１ｔ（第４図Ａ−Ｃ参照）、
第４図りに丞すように、窓孔（１５）を通して例えばＺ
ｎをイオン注入してアニール処理し、又はＺｎを拡散し
て、チャンネル層となる高抵抗領域（１６）の主面にＰ
形のゲート領域（２１）を形成し、ＰＮ接合を形成する
。

次に、第４図Ｅに示すように窓孔（１５）を完全に覆う
ように例えばＴｉＰｔＡｕなどによるゲート金属（ＩＴ
’）を被着形成する。

しかる後、第４図Ｆに示すようにソース及びドレイン領
域である低抵抗のＧａＡｓ層（１２５）及び（１２０）
にオーミック接触するソース電極（１８Ｓ）及びドレイ
ン電極（１８０）を被着形成する。このようにして目的
の接合形電界効果トランジスタ（２２）を得る。

この製法においても、同一の窓孔（１５）を通じてチャ
ンネル層となるｎ形の高抵抗領域（１６）とＰ形のゲー
ト領域（２１）を形成するので、ゲート領域（２１）と
ソース及びドレイン領域（１８ｓ）及び（１８０）がセ
ルファライできる。従っ゛ζソース及びゲート間抵抗が
減少し、高性能の接合形電界効果トランジスタが再現性
よく得られる。

尚、上側では化合物半導体としてＧａＡｓを用いたが、
その他ＩｎＰ、　Ｇ５ＡｌＡｓ等の化合物半導体も適用
できる。

発明の効果 上述せる如く本発明によれば、低抵抗の第１導電形の半
導体層に窓孔を有したマスク材を介してイオン注入で高
抵抗領域を形成し、次に同一の窓孔を通じて高抵抗領域
にゲートを構成するｐｎ接合又はショットキ障壁を形成
するようにしたことにより、ゲート部とソース及びドレ
イン領域とがセルファラインで得られる。従って、ソー
ス及びゲート間の抵抗が小さくなり高性能化が図れる。

また、ショットキ障壁形電界効果トランジスタに適用し
た場合にはゲート金属として第１図で示すように特殊な
金属を必要とせずゲート金属の作成条件、加工が容易と
なる。さらに全体の工程も簡単である。従って、本発明
では高速低消費電力の論理素子や西周波用素子に適した
ショットキ障壁形又は接合形の電界効果トランジスタを
提供することができる。

【図面の簡単な説明】

第１図及び第２図は夫々従来の製法例を示す断面図、第
３図Ａ−Ｅは本発明による電界効果トランジスタの製法
の一実施例をボす工程順の断面図、第４図Ａ−Ｆは本発
明による電界効果トランジスタの製法の他の実施例を示
す工程順の断面図である。 （１１）は半絶縁性の半導体基体、（１２）は低抵抗の
第１導電形の半導体層、（１５）は窓孔、（１６）は第
１導電形の高抵抗領域、（１７）　（ＩＴ’）はゲート
金属、（２１）は第２導電形のゲート領域である。 ０ 第８図

Claims (1)

【特許請求の範囲】
1. 基体上に低抵抗の第１導電形の半導体層を形成する工程
   と、前記半導体層に所定の窓孔を有したマスク材を介し
   てイオン注入で第１導電形の高抵抗領域を形成する工程
   と、前記窓孔を用いて前記高抵抗領域にゲート部を構成
   するｐｎ接合又はショットキ障壁を形成する工程を有し
   て成る電界効果トランジスタの製法。