JPS6074628A - 配線パタ−ンの形成方法 - Google Patents

配線パタ−ンの形成方法

Info

Publication number
JPS6074628A
JPS6074628A JP58182099A JP18209983A JPS6074628A JP S6074628 A JPS6074628 A JP S6074628A JP 58182099 A JP58182099 A JP 58182099A JP 18209983 A JP18209983 A JP 18209983A JP S6074628 A JPS6074628 A JP S6074628A
Authority
JP
Japan
Prior art keywords
wiring pattern
forming
conductor layer
layer
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58182099A
Other languages
English (en)
Other versions
JPH0437577B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58182099A priority Critical patent/JPS6074628A/ja
Publication of JPS6074628A publication Critical patent/JPS6074628A/ja
Publication of JPH0437577B2 publication Critical patent/JPH0437577B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、基板上へ導体配列間隔が部分的に著しく異な
る配線パターンを、フォトエツチング法により形成せし
める配線パターンの形成方法に関する。
[背景技術の問題点] 近年、温度変化を精密に検出可能な温度センサーとして
、サーモパイルが開発されている。
このサーモパイルは第1図に示すように、絶縁性部材1
上に、両端に端子2a 、 2bを有する独立する複数
の微細な線状導体2.2・・・を放射状に配列してなる
配線パターンを形成し、互いに隣接する線状導体2.2
・・・の内側の端子2aと外側の端子2bとをコンスタ
ンタン線3.3・・・で順に接続し、末端の外側の端子
2b 、2bから外部機器接続用のリード線4.4を引
出して構成されている。
このような構造のサーモパイルの製造は、従来から以下
に示すような工程で行なわれている。
まず、例えば銅張積層板や銅張ポリイミドフィルム等の
導体層上にレジストインクを塗布し乾燥させてフォトレ
ジスト層を設け、配線パターンに対応する透光部分を設
けたエツチングマスクを介してこのフォトレジスト層を
部分的に露光硬化させる。次に7オトレジスト層の未露
光部分を溶剤によって洗浄除去して導体層を露出させる
。しかる後この露出した導体層を酸や塩化第二鉄溶液等
のエツチング剤で溶解除去し、最後にフォトレジスト層
の残留部分を除去して所望の配線パターンを得る。
この後、絶縁性部材上の配線パターンに、前述したよう
にコンスタンタン線3.3・・・を半田や導電性エポキ
シ樹脂等で直列に接続して配線が完了する。
ところで、上述したフォトレジスト層の露光工程におい
ては、第2図に示すような、紫外線非透過板5に所望の
配線パターンと同形の透光部分6.6・・・を設けたエ
ツチングマスクが用いられている。
[背景技術の問題点] しかしながら、このような所望の配線パターンと同形の
透光部分を設けたエツチングマスクでは、絶縁性部材上
に形成すべき線状導体の条数が比較的少ない場合や、絶
縁性部材上の導体層が比較的肉薄(10μm以下)の場
合には特に問題は生じないが、サーモパイルの温度検出
の精度を向上させるために線状導体の条数を多くする場
合や、コンスタンタン線3の端子2a 、2bへの接続
を例えばレーザービームでスポット溶接するため、配線
パターンの導体層を肉厚(厚さ10〜150μm)に形
成する場合には、配線パターンの外側に位置する導体配
列間隔の疎の部分が、配線パターンの内側に位置する導
体配列間隔の密な部分より速い速度でエツチングされて
、形成される線状導体の太さが外側と内側で異なってく
るという雌点があった。
すなわち導体層を肉厚(厚さ10〜150μm)とする
と、肉薄く厚さ10μm以下)の場合と比較してエツチ
ングに要する時間が長くなるが、その際、エツチング剤
とレジストパターンの流体力学的関係および化学反応時
の気泡発生の影響等によってエツチング速度に差が生じ
、導体配列間隔が密となる部分がエツチングされるまで
に、導体配列間隔が疎となる部分のエツチングがレジス
ト層で覆われた部分の内側にまで進行してしまうのであ
る。
したがって、中心部付近の線状導体が所望の幅になるま
でエツチングを続けると、第3図に示したJ:うに線状
導体の外側が先細りとなってしまい、その結果、導体の
絶縁性部材に対する被着強度が低下したり、スポット溶
接に耐えられなくなるという問題が生じていた。
[発明の目的] 本発明はかかる従来の事情に対処してなされたもので、
絶縁性部材−Fに導体配列間隔が部分的に著しく異なる
配線パターンを、フォトエツチングにより形成する場合
において、絶縁性部材に対する被着強麿が良好で、しか
もスポット溶接等を行なっても破損する心配のない均一
な配線パターンを形成せしめる配線パターンの形成方法
を提供しようとするものである。
[発明の概要] すなわち本発明の配線パターンの形成方法は、(イ)絶
縁性部材の表面に形成された導体層上にフォトレジスト
層を設ける■稈と、(ロ)このフォトレジスト層を、所
望の配線パターンに対応する部分を除いて露光さゼる工
程と、(ハ)フォトレジスト層の未露光部分を溶解除去
して導体層を露出させる工程と、(ニ)露出した導体層
をエツチングにより除去する工程と、(ホ)フォトレジ
スト層の残余の部分を除去する工程とからなる一定幅の
配線パターンを形成する方法において、前記フォトレジ
スト層の所望の配線パターンに対応する露光部分の配線
パターンの導体配列間隔が疎の部分を、配線パターンの
導体配列間隔が密の部分よりも幅広とすることを特徴と
している。
[発明の実施例] 以下、本発明方法を、独立する複数の微細な線状導体を
放射状に配列させたサーモパイルの熱電対接続用の配線
パターンの形成に適用した実施例について説明する。
まず銅張積層板や銅張ポリイミドフィルム等のような、
絶縁性部材上に厚さ10〜150μmの肉厚な導体層を
形成したものの導体層表面に、レジストインクを塗布し
乾燥させて、フォ1〜レジスト層を形成する。
次に第4図に示したように、紫外線非透過板7上に、所
望の配線パターンと同幅とされた中心端8aから外周端
8bに向かって徐々に先太とされた透光部分8.8・・
・を放射状に設けたエツチングマスクを介して、フォト
レジスト層に紫外線を照射し、フォトレジスト層を部分
的に露光硬化させてレジストパターンを形成する。
ここで上記エツチングマスクの透光部分8.8・・・の
先太とする度合は、導体層の肉厚、配線パターンの疎密
の度合により調整する必要がある。通常、中心端8aと
外周端8bとのエツチング速度を実験的にめ、その結果
から所望の線幅が得られるように透光部分の外側の幅が
決定される。
次にフォトレジスト層の未露光硬化部分をアルコール等
の溶剤によって溶解除去し、さらに露出した導体層を、
酸または塩化第二鉄溶液等のエツチング剤で溶解除去す
る。
以上の如くこの実施例においては、エツチング反応速痘
の大きい外周端側のレジストパターンの面積が広くされ
ているので、中心端側を所定の線幅となるまでエツチン
グすると外周端側ではレジスト層の内側にまでエツチン
グが進行して、最終的には絶縁性部材上に形成される配
線パターンの線状導体部分の幅は、第5図に示したよう
に均一なものとなる。
そして最後に残存しているフォ1〜レジスト層を除去す
ることにより所望の配線パターンを得ることができる。
以上の実施例ではエツチングマスクの透光部分を先太に
することにより、レジストパターンを、対応する配線パ
ターンよりも先太としたが、本発明においては、必ずし
も上述したようなエツチングマスクを用いる必要はなく
、例えばフォトレジスト層上に放射状パターンの像の直
接投影を行なって、その際に光学的手段等を用いて外周
端側に向かって順次先太となる投影像をレジスト層上に
形成するようにしてもよい。要はレジストパターンが、
外周端側に向かって、形成されるべき配線パターンより
も順次先太となるj:う形成されればよいのであって、
その手段は限定されるものではない。
なお絶縁性部材に導体層を形成したものとしては、先に
述べた銅張積層板や銅張ポリイミドフィ 。
ルム以外に、アルミニウム板あるいはステンレス板等の
金属板上に絶縁樹脂をコーティングし、その絶縁樹脂上
に銅等の導体層を接着したものや、アルミナセラミック
ス等の絶縁基板の表面にチタン、クロム、ニッケル等の
メタライズ層を厚さ1OOO人程度の厚さに蒸着し、そ
の上に銅等の導体を厚さ1μm程度で蒸着し、その表面
に再び銅等の導体を電気メッキにより厚さ約10〜15
0μm程度に形成したものを用いてもよい。
なお以上の実施例では、本発明方法をサーモパイルの熱
電対接続用の放射状の配線パターンを形成する方法に適
用した例について説明したが、本発明方法は上述したよ
うな放射状の配線パターンの形成に限定されるものでは
なく、導体配列間隔が部分的に著しく異なる様々の配線
パターンを形成せしめる際に幅広く応用することができ
る。
[発明の効果] 以上説明したように本発明によれば、絶縁性部材上に7
オトエツヂングにより導体配列間隔が部分的に著しく異
なる配線パターンを形成する際、フォトレジスト層の所
望の配線パターンに対応する露光部分の配線パターンの
導体配列間隔が疎の部分を、配線パターンの導体配列間
隔が密の部分よりも幅広としたので、形成される配線パ
ターンが先細り等の不均一形状にならず、絶縁性部材に
対する被着強度が良好でスポット溶接等を行なっても破
損するおそれのない配線パターンを形成せしめることが
できる。
【図面の簡単な説明】
第1図はサーモパイルの一般的な形状を示す拡大平面図
、第2図はその配線パターンを形成する際に用いられる
従来のエツチングマスクの形状を示す拡大平面図、第3
図は従来法により形成された配線パターンの形状を示す
拡大平面図、第4図は本発明の一実施例におけるエツチ
ングマスクの形状を示す拡大平面図、第5図は本発明方
法により形成される放射状の配線パターンの形状を示す
拡大平面図である。 1・・・・・・・・・・・・絶縁性部材2・・・・・・
・・・・・・線状導体 3・・・・・・・・・・・・コンスタンタン線4・・・
・・・・・・・・・リード線 5.7・・・・・・紫外線非透過板 8・・・・・・・・・・・・透光部分 代理人弁理士 須 山 佐 − 第1図 第2図 第3図

Claims (8)

    【特許請求の範囲】
  1. (1) (イ)絶縁性部材の表面に形成された導体層上
    に7オトレジスト層を設ける工程と、(ロ)このフォト
    レジスト層を、所望の配線パターンに対応する部分を除
    いて露光させる工程と、(ハ)フォトレジスト層の未露
    光部分を溶解除去して導体層を露出させる工程と、(ニ
    )露出した導体層をエツチングにより除去する工程と、
    (ボ)フォトレジスト層の残余の部分を除去する工程と
    からなる一定幅の配線パターンを形成する方法において
    、前記フォトレジスト層の所望の配線パターンに対応す
    る露光部分の配線パターンの導体配列間隔が疎の部分を
    、配線パターンの導体配列間隔が密の部分よりも幅広と
    することを特徴とする配線パターンの形成方法。
  2. (2)形成せしめるべき配線パターンが、独立する複数
    の微細な線状導体を放射状に配列したものからなる特許
    請求の範囲第1項記載の配線パターンの形成方法。
  3. (3)形成せしめるべき配線パターンが、調度センサー
    における熱雷対接続用の配線パターンである特許請求の
    範囲第1項または第2項記載の配線パターンの形成方法
  4. (4)導体層が、絶縁性部材上に10〜150μmの肉
    厚で設けられている特許請求の範囲第1項ないし第3項
    のいずれか1項記載の配線パターンの形成方法。
  5. (5)絶縁性部材上に導体層を形成したものが、銅張積
    層板である特許請求の範囲第1項ないし第4項のいずれ
    か1項記載の配線パターンの形成方法。
  6. (6)絶縁性部材上に導体層を形成したものが、銅張ポ
    リイミドフィルムである特許請求の範囲第1項ないし第
    4項のいずれか1項記載の配線パターンの形成方法。
  7. (7)導体層が、セラミックス基板上にメタライズ層を
    介して電気メッキにより形成されている特許請求の範囲
    第1項ないし第4項のいずれか1項記載の配線パターン
    の形成方法。
  8. (8)絶縁性部材が、金属板上に絶縁性樹脂をコーティ
    ングしたものである特許請求の範囲第1項ないし第7項
    のいずれか1項記載の配線パターンの形成方法。
JP58182099A 1983-09-30 1983-09-30 配線パタ−ンの形成方法 Granted JPS6074628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182099A JPS6074628A (ja) 1983-09-30 1983-09-30 配線パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182099A JPS6074628A (ja) 1983-09-30 1983-09-30 配線パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS6074628A true JPS6074628A (ja) 1985-04-26
JPH0437577B2 JPH0437577B2 (ja) 1992-06-19

Family

ID=16112324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182099A Granted JPS6074628A (ja) 1983-09-30 1983-09-30 配線パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS6074628A (ja)

Also Published As

Publication number Publication date
JPH0437577B2 (ja) 1992-06-19

Similar Documents

Publication Publication Date Title
US4209355A (en) Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
EP0339020B1 (en) Method of patterning resist for printed wiring board
EP0232108B1 (en) Process for manufacturing bumped tape for tape automated bonding and the product produced thereby.
JPS5933673B2 (ja) 薄い自立金属構造の製造方法
US5015553A (en) Method of patterning resist
JP4588622B2 (ja) 配線回路基板の製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
US3700443A (en) Flatpack lead positioning device
JPS6074628A (ja) 配線パタ−ンの形成方法
JP2002076575A (ja) 半導体装置用基板の製造方法
US5254435A (en) Method of patterning resist
JPH03101193A (ja) 厚膜薄膜混成多層配線基板
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JPH0332268B2 (ja)
JPH03209711A (ja) 半導体装置の製造方法
JPH1079561A (ja) 配線基板および配線基板の形成方法
EP0346355B1 (en) Photopatternable composite
JPS604221A (ja) 半導体装置の製造方法
JPH03256393A (ja) プリント配線板の製造方法
JPS63291428A (ja) 転写用バンプの形成方法
JPH07211750A (ja) リードフレームとその製造方法
JP3449047B2 (ja) リードフレーム構造体
JPH06140473A (ja) バンプ付きテープの製造方法
JPH05259617A (ja) プリント配線板の製造方法
JP2701408B2 (ja) 印刷配線板の製造方法