JPH0332268B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は集積回路のパツケージに関するもので
あつて、更に詳細には電荷結合素子（CCD）の
ような像検知器（イメージセンサ）から窓乃至は
フイルタを離隔配置させる為に所望の厚さを有す
る精密光学スペーサを製造する方法及びそのよう
な構成を有する構成物に関するものである。

像検知器をフイルタ乃至は窓から離隔配置する
為に精密な光学スペーサを製造する為の幾つかの
技術が使用されている。一従来技術に於いては、
例えば、精密に機械加工した部材等のような機械
的なスペーサを使用してイメージセンサとその上
に設けられるフイルタ乃至は窓との間に介在させ
るものである。この様な技術は一般的に高価なも
のであり、極めて薄いスペーサが必要である場合
に於いてはその製造が困難であり、且つその取扱
い及びアライメント上に於ける困難性が存在して
いた。

別の従来技術としては、集積回路の表面上に直
接金属その他の物質を付着形成させて、前記物質
の所望の厚さに形成せんとする物である。この様
な技術に於いては、イメージセンサ又はその他の
集積回路の製造過程中に何枚かの余分のマスクを
必要とするものであり、従つて全体的な歩留が低
下される。更に、この様な技術に於いては、集積
回路又はイメージセンサが形成されるべき基板の
バツクラツピングを行なうことが困難であり、バ
ツクラツピングの過程中にしばしばセンサに亀裂
が発生されることがあつた。

３番目の従来技術としては、イメージセンサを
収納する為の精密なパツケージを構成するもので
ある。この様なパツケージは、通常、極めて注意
深く製造する必要があり、従つてコスト高の原因
になつていた。

本発明の方法及び構成は、上述したような従来
技術の欠点を解消するものである。特に、本発明
の方法によれば、窓乃至はフイルタ上に直接スペ
ーサを形成することによつて、精密に製造される
べき機械的なスペーサ乃至は精密パツケージを形
成する必要性を除去している。更に、本発明に於
いては、下方に存在する像検知器上に金属その他
の物質をデポジツト（付着）形成することの困難
性を取除いている。一特徴に於いては、フイルタ
をその下方に存在する集積回路から離隔する為に
使用されるフイルタ用の所望の厚さを有するスペ
ーサを製造する方法に於いて、前記フイルタの一
表面上に導電性物質から構成され前記所望の厚さ
よりも実質的に薄い厚さのパターンを形成し、前
記導電性物質以外の前記フイルタの全面上に前記
所望の厚さと実質的に同じ厚さを有する選択物質
を付着形成し、少くとも前記導電性物質のパター
ン上に付加的な導電性物質を付着形成し、前記選
択物質を除去する、上記各工程を有することを特
徴とするものである。

本発明の別の特徴に於いては、像検知器用のパ
ツケージに於いて、前記パツケージが、フイルタ
とボンデイングパツドを有する像検知器と、前記
フイルタ上に設けられ前記フイルタを前記像検知
器から離隔する導電性パターンとを具備し、前記
フイルタ上に設けられた前記パターンが前記ボン
デイングパツドに接触しない構成とするものであ
る。

以下、添付の図面を参考に本発明の具体的実施
の態様について詳細に説明する。第１図は、典型
的な集積回路パツケージの断面を示したものであ
つて、そこには、基板１０と、電気的接続ピン１
２の一部と、集積回路１５と、ボンデイングパツ
ド１７と、ボンデイングワイヤ１８とが示されて
いる。本発明の目的とするところは、窓乃至はフ
イルタを集積回路１５の上表面の上方に精密な間
隔をもつて装着することを可能とする構成物を製
造する方法を提供するものである。好適な実施例
に於いては、集積回路１５は、例えば、電荷結合
素子のような像検知器である。

第２図は第１図に示した構成の平面図であつ
て、同部分には同一の参照符号を使用してある。
本発明の説明の便宜上、長さＸ及び幅Ｙを有する
窓乃至はフイルタがイメージセンサ１５と平行に
配設され、且つイメージセンサ１５から一定の間
隔で離隔されるものであると仮定する。更に、集
積回路１５の上方に配設されるべきフイルタ乃至
は窓が半導体装置の表面と接触しないものである
と仮定する。特に、電荷結合素子の場合にはその
表面感度は極めて高いものであることが知られて
いるので、半導体装置の表面に接触するというこ
とは望ましいことではない。

第３図は、第２図に示した集積回路のボンデイ
ングパツドの領域の内部に納まるような寸法を有
する窓乃至はフイルタのアレイを示した平面図で
ある。窓乃至はフイルタ２０のアレイは、Ｘ及び
Ｙの寸法を有する適当な倍数で構成され、従つて
複数個のフイルタ２０が同時的に加工される。使
用される製造装置の寸法に基づき適宜好適な倍数
が選択される。尚、本明細書に於いては、フイル
タ及び窓という用語は同意義的に使用されてお
り、互いに交換可能である。これらの用語は、下
方に存在する集積回路又はイメージセンサからあ
る一定の距離に配設されるべき何らかの部材を意
味するものである。

次に第４図に示した如く付着性の導電性パター
ン２３をフイルタ２０のアレイの表面上に形成す
る。付着性の導電性コーテイングは任意のコーテ
イングを使用することが可能である。好適実施例
としては、クロムと銅とを有する層又は膜及びク
ロムと金とを有する層又は膜が適切である。例え
ば蒸着又はスパツタリング技術を使用して、これ
らの金属を典型的に約5000乃至10000Åの厚さに
付着形成する。パターンを形成する場合には、適
宜の方法を使用することが可能であつて、例え
ば、周知のホトリソグラフイマスキング技術をホ
トレジスト及びエツチング処理、又はレジストリ
フト技術と共に用いることが可能である。しかし
ながらここに於いて本質的なことであるが金属パ
ターン２３は電着可能な金属を使用して構成する
ことが必要である。

金属グリツド２３を形成した後に、例えば、ダ
ウケミカルコーポレーシヨン（Dow Chemical
Corporation）で製造されているリストン
（Riston）の様な乾燥フイルムレジスト層をグリ
ツドパターン２３を除いた名フイルタ２０の全面
上に付着形成させる。この乾燥レジストはフイル
タ２０と集積回路１５との間の間隔として必要と
される所望の厚さに付着形成する。電荷結合素子
を用いた場合の好適実施例に於いては、レジスト
２５は約0.5乃至1.0ミルの厚さである。

第６図に示した如く、グリツド２３は電気鍍金
されて導電性パターンの厚さを増加しレジスト２
５の所望の厚さと等しくなる。グリツド２３によ
つて比較的一様な電界が形成されるので、一様な
電流密度が確保され、従つて付加的に付着される
導電性物質２８はレジスト２５と実質的に同じ厚
さとなる。本発明に於いて知見されたことである
が、レジスト２５は電着層２８の厚さに関して自
己制限的な効果を有するものである。即ち、電着
層２８はレジスト２５の厚さと略同じ厚さに達し
た場合に実質的にその成長を停止するということ
である。

第７図に示した如く、フイルタ２０の表面から
レジスタ２５を除去すると共に導電物質領域２８
を残存させる。この工程を行なう場合には、選択
したレジストに対して適当な溶媒を使用すれば良
い。例えば、レジストとしてリストンを使用した
場合にはアセトンを使用することによつて除去可
能である。

第８図に示した如く、次いで、フイルタ２０の
アレイを任意の公知技術を使用して個々のフイル
タに分離させる。好適実施例に於いては、フイル
タ２０のアレイを分離する場合に、フイルタにス
クライビングを行ない、次いでフイルタを切断分
離するものである。しかしながら、フイルタのタ
イプによつては、切削乃至はレーザー切断を使用
可能な場合もある。

第９図に示した如く任意の技術を使用して、例
えば光学セメントやエポキシを使用することによ
つて、フイルタ２０をイメージセンサ１５の表面
に装着させる。導電性物質２８を設けた効果とし
ては、フイルタ２０を装着した場合にフイルタ２
０がチツプ１５から所望の距離だけ距離配置され
るということである。第９図に示した構造の断面
の拡大図を第１０図に示してある。第１０図に於
いてより一層明確に示されている如く、フイルタ
２０とイメージセンサ１５との間の間隔は電着領
域２８によつて画定されている。

以上詳細に説明した如く、本発明によれば、半
導体像検知器とフイルタとの間の一定の光学距離
を与えることの可能な精密スペーサを経済的に形
成することが可能である。また本発明に於いては
公知の半導体製造技術を使用することが可能であ
り、何等特別の工程を必要としないので従来技術
に於ける欠点を解消している。又、本発明は容易
にバツチプロセシングに適用可能であり、従つて
スペーサのフオーマツトを定める上で柔軟性が極
めて高く、且つそれに要する工具費用を最小とし
ている。本発明は、特に電荷結合素子から電荷結
合素子用のフイルタを離隔配置する場合に最適で
ある。

以上、本発明の具体的実施例につき詳細に説明
したが、本発明はこれら具体例に限定されるべき
ものではなく、本発明の技術的範囲を逸脱するこ
となしに種々の変形が可能なものである。

【図面の簡単な説明】

第１図はイメージセンサチツプとそれに関連し
たボンデイングパツドとを示した集積回路パツケ
ージの断面図、第２図は第１図に示した構成の平
面図、第３図は各々が単一の像検知器上に配設さ
れるべき複数個のフイルタからなるアレイを示し
た説明図、第４図は第３図のアレイに導電性グリ
ツドを形成した後の状態を示した説明図、第５図
は第４図のアレイに選択物質のパターンを付着形
成し且つ付加的な導電性物質を付着形成した後の
状態を示した説明図、第６図は第５図に示した構
造の断面図、第７図は第６図の構造から選択物質
を除去した後の状態を示した断面図、第８図はア
レイ上のフイルタを個々のフイルタに分割した後
の状態を示した断面図、第９図は第８図のフイル
タをいかにしてイメージセンサチツプ上に装着さ
れるかという状態を示した集積回路パツケージの
断面図、第１０図は第９図に示した構造の主要部
を示した拡大断面図、である。 （符号の説明）、１０：基板、１５：集積回路
（チツプ）、１７：ボンデイングパツド、１８：ボ
ンデイングワイヤ、２０：窓（又はフイルタ）、
２３：導電性パターン、２５：ホトレジスト、２
８：電着（鍍金）層。

Claims (1)

1. 【特許請求の範囲】 １ フイルタをその下方に存在する集積回路から
   離隔する為に使用されるフイルタ用の所望の厚さ
   を有するスペーサを製造する方法に於いて、前記
   フイルタの一表面上に導電性物質から構成され且
   つ前記所望の厚さよりも実質的に薄い厚さを有す
   るパターンを形成し、前記導電性物質以外の前記
   フイルタの全面に実質的に前記所望の厚さを有す
   る選択物質を付着形成し、少くとも前記パターン
   上に付加的な導電性物質を付着形成し、前記選択
   物質を除去することを特徴とする方法。 ２ 上記第１項に於いて、前記フイルタをその下
   方に存在する集積回路に装着し、その際に前記導
   電性物質が前記フイルタを前記集積回路から離隔
   させることを特徴とする方法。 ３ 上記第１項又は第２項に於いて、前記パター
   ン形成する工程が、前記導電性物質を前記フイル
   タの全面上に付着形成し、前記導電性物質上にマ
   スクを形成し、前記マスクによつて被覆された箇
   所を除いて前記導電性物質を除去する、各ステツ
   プを有することを特徴とする方法。 ４ 上記第１項乃至第４項の内のいづれか１項に
   於いて、前記導電性物質がクロムを有することを
   特徴とする方法。 ５ 上記第４項に於いて、前記導電性物質が銅を
   有することを特徴とする方法。 ６ 上記第４項に於いて、前記導電性物質が金を
   有することを特徴とする方法。 ７ 上記第１項乃至第６項の内のいづれか１項に
   於いて、前記選択物質が乾燥フオトレジストであ
   ることを特徴とする方法。 ８ 上記第１項乃至第７項の内のいづれか１項に
   於いて、前記付加的に導電性物質を付着形成する
   ステツプで電着を行なうことを特徴とする方法。 ９ 上記第１項乃至第８項の内のいづれか１項に
   於いて、前記下方に存在する集積回路がボンデイ
   ングパツドを有すると共に、前記ボンデイングパ
   ツドの内側に存在すべく選択されたパターンを有
   することを特徴とする方法。 １０ ボンデイングパツドを有する像検知器と、
   フイルタと、前記フイルタ上に形成され前記フイ
   ルタを前記像検知器から離隔する導電性パターン
   とを具備し、前記フイルタ上に設けられた前記パ
   ターンが前記ボンデイングパツドと非接触状態に
   あることを特徴とする構成物。 １１ 上記第10項に於いて、前記像検知器が電荷
   結合素子であることを特徴とする構成物。 １２ 上記第11項又は第12項に於いて、前記フイ
   ルタが光学フイルタであることを特徴とする構成
   物。 １３ 上記第10項乃至第12項の内のいづれか１項
   に於いて、前記導電性パターンがクロムを有する
   ことを特徴とする構成物。