JPS6074538A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS6074538A
JPS6074538A JP58180446A JP18044683A JPS6074538A JP S6074538 A JPS6074538 A JP S6074538A JP 58180446 A JP58180446 A JP 58180446A JP 18044683 A JP18044683 A JP 18044683A JP S6074538 A JPS6074538 A JP S6074538A
Authority
JP
Japan
Prior art keywords
layer
hgcdte
cdte
sio2
prescribed pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58180446A
Other languages
English (en)
Inventor
Tetsuo Saito
哲男 齊藤
Kenji Maruyama
研二 丸山
Shigeki Hamashima
濱嶋　▲しげ▼樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58180446A priority Critical patent/JPS6074538A/ja
Publication of JPS6074538A publication Critical patent/JPS6074538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02411—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■　発明の技術分野 本発明は半導体素子の製造方法、よシ詳しくは、液相エ
ピタキシャル成長法でもって所定パターンの半導体素子
の半導体層を形成する方法に関するものでちる。本発明
を赤外線検知器の製造に適用することは特に好ましい。
（イ）従来技術と問題点 Ｈｇ　Ｃｄ　Ｔ　ｅ　などの半導体結晶基板を用いて赤
外線検出器のような素子を製造する場合には、この半導
体結晶基板をフォトリソグラフィ法にしたがってエツチ
ングして所定素子パターンとなるように不用部分を除去
している。例えば、赤外線検出器素子の製造工程は、通
常、ＨｇＣｄＴｅ単結晶インゴットからウェハ状に切出
し、このウェハをヒート・シンクのサファイヤ板に接着
し、１０ないし２０μｍ厚さとなるように研摩し、この
薄いＨｇＣｄＴｅ基板をフォトリングラフィ法によジブ
ロムをメタノールに溶かしたエッチャント液で選択的に
エツチングし、赤外線の当る部分のＨｇ　Ｃｄ　Ｔｅ基
板上に陽極酸化膜を形成し、そして所定の電極を形成す
ることからなる。
また、半導体単結晶インゴットからのウェハの代わりに
液相エピタキシャル成長法によって形成したＨｇＣｄ’
［’ｅ　などの半導体層を使用することが提案されてい
る。この場合でも、エピタキシャル成長した半導体層を
同様にフォトリングラフィ法によって所定パターンにエ
ツチングしている。このフォトリソグラフィ法による半
導体基板（層）の選択エツチングでは、エッチャントと
してブロムメタノールを使用するが、これにＨｇが溶解
しておシ、廃液の処理がやっかいである。
（ロ）本発明の目的 本発明の目的は、ＨｇＣｄＴｅの薄い半導体層を所定素
子パターン形状にするのにフォトリングラフィ法による
選択エツチングではないゃ多方によって行なうことであ
る。
に）発明の構成 本発明の目的が、ＣｄＴｅ単結晶基板上に所定パターン
の絶縁層を形成し、そして液相エピタキシャル成長法に
よって絶縁層に覆われていないＣｄＴｅ単結晶基板の部
分にＨｇＣｄＴｅ　層を形成することを含んでなる半導
体素子′の製造方法によって達成される。
絶縁層は化学的気相成長法（ＣＶＤ法）、スパッタリン
グ法などによって形成される８ｉ０２層であり、通常の
フォトリソグラフィ法による選択エツチングによって所
定パターン形状鈍する。本発明は、この絶縁層上にはＨ
ｇＣｄＴｅ半導体層はエピタキシャル成長しないことを
利用している。そして、絶縁層はエピタキシャル成長後
もそのままあってもよく、あるいは、除去してもよい。
（イ）発明の実１強例 以下、添付図面を参照して本発明の実施態様例によって
本発明をさらに詳しく説明する。
まず、ＣｄＴｅ単結晶基板１（第１図）を用意し、その
上ＫＳｉ０２層２をＣＶＤ法によって形成する。
この８ｉ０２層２は後工程で成長させるＨｇＣｄＴｅ層
よりも厚く、好ましくは１０ないし２０μｍの厚さにす
る。次に、ホトレジスト層３をＳ＋０２層２上に塗布し
、所定パターンで露光しそして現像する。ホトレジスト
層３をマスクとして８ｉ０２層２を弗酸などのエツチン
グ液で露出部分をエツチング除去して所定パターンの８
ｉ０２層２（第２図）とする。ホトレジスト層３を溶剤
で除去する。この８ｉ０２層２を有するＣｄＴｅ基板１
を閉管チッピング（ｔｉｐｐｉｎｇ）式液相エピタキシ
ャル成長装置内にセットして、Ｈｇ　Ｃｄ　Ｔｅ　溶液
と接触させてＣｄＴｅ基板１の５ｉ０２　層２で覆われ
ていない部分上にＨｇＣｄＴｅ’ｅ　エピタキシャル層
４（第２図）を形成する。エピタキシャル成長後に成長
装置から取り出し、所定パターンのＨｇＣｄＴｅ層４の
赤外線の当る部分の上にパッジベージ冒ン膜である陽極
酸化膜（図示せず）を形成する。そして、Ｈｇｃｄ　Ｔ
ｅ層の他の部分および５ｉ０２層上に所定の電極配線層
（図示せず）を形成することで赤外線検知器（検出素子
）゛が製造できる。
また、　ＨｇＣｄＴｅ層４のエピタキシャル成長後に、
８１０２層２を弗酸のエツチング液で除去してもよい（
第３図）。ＨｇＣｄＴｅ層４はこのエツチング液ではエ
ツチングされずに残シ、従来の）ＺｇＣｄＴｅ層の７オ
トリソグラフイ法によって加工され九状態と同じになる
。そして、通常の工程でパッジベージ冒ン膜および電極
配線層が形成されて赤外線検知器が得られる。
上述の実施態様例においては、５１０２層をフォトエツ
チング法でパターニングしているが、いわゆるリフトオ
フ法でパターニングすることができる。
■　発明の効果 本発明に係る製造方法によって液相エピタキシャル成長
時に所定パターンのＨｇＣｄＴｅ　層を形成することが
できて、従来のＨｇＣｄＴｅ層を７オトリソグラフイ法
で加工する工程がないので、廃液処理の問題が回避でき
る。
【図面の簡単な説明】
第１図は絶縁層のフォトエツチングを説明する半導体素
子の概略断面図であシ、 Ｋ　２　図１ｄＨｇｃｄＴｅ　半導体層のエピタキシャ
ル成長を説明する半導体素子の概略断面図であシ、第３
図は第２図での絶縁層を除去した半導体素子の概略断面
図である。 １・・・・・・ＣｄＴｅ基板 ２・・・・・・絶縁層 ３・・・・・・レジスト層 ４・・・・・・ＨｇＣｄＴｅエピタキシャル成長層。

Claims (1)

  1. 【特許請求の範囲】 １、ＣｄＴｅ単結晶基板上に所定パターンの絶縁層を形
    成し、そして液相エピタキシャル成長法によって前記絶
    縁層に覆われていない前記ＣｄＴｅ単結晶基板の部分に
    ＨｇＣｄＴｅ層を形成することを含んでなる半導体素子
    の製造方法。 ２、前記絶縁層が８１０２である特許請求の範囲第１項
    記載の方法。
JP58180446A 1983-09-30 1983-09-30 半導体素子の製造方法 Pending JPS6074538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58180446A JPS6074538A (ja) 1983-09-30 1983-09-30 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58180446A JPS6074538A (ja) 1983-09-30 1983-09-30 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6074538A true JPS6074538A (ja) 1985-04-26

Family

ID=16083371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58180446A Pending JPS6074538A (ja) 1983-09-30 1983-09-30 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6074538A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694134A1 (fr) * 1992-07-24 1994-01-28 Santa Barbara Res Center Procédé de fabrication d'une diode photovoltaïque et diode à structure plane.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989479A (ja) * 1972-12-26 1974-08-27
JPS56155527A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Apparatus for liquid phase epitaxial growth
JPS57206033A (en) * 1981-06-11 1982-12-17 Fujitsu Ltd Method of liquid phase epitaxial growth
JPS5849700A (ja) * 1981-09-19 1983-03-23 Mitsubishi Electric Corp 結晶成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989479A (ja) * 1972-12-26 1974-08-27
JPS56155527A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Apparatus for liquid phase epitaxial growth
JPS57206033A (en) * 1981-06-11 1982-12-17 Fujitsu Ltd Method of liquid phase epitaxial growth
JPS5849700A (ja) * 1981-09-19 1983-03-23 Mitsubishi Electric Corp 結晶成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694134A1 (fr) * 1992-07-24 1994-01-28 Santa Barbara Res Center Procédé de fabrication d'une diode photovoltaïque et diode à structure plane.

Similar Documents

Publication Publication Date Title
KR100375908B1 (ko) 건식마이크로리소그래피처리
JPS6250987B2 (ja)
JPH03129818A (ja) 半導体装置の製造方法
JPS6074538A (ja) 半導体素子の製造方法
JPS60111466A (ja) 半導体装置の製造方法
JPS6015155B2 (ja) 半導体装置の製造方法
JPS5923105B2 (ja) 軟ｘ線露光用マスクの製造方法
JPS5923104B2 (ja) 軟ｘ線露光用マスクの製造方法
JPS61113062A (ja) フオトマスク
JPH0485829A (ja) 半導体装置及びその製造方法
JPS62234333A (ja) 微細溝加工用マスクの形成方法
JP3540503B2 (ja) パターン形成方法
JPS6387741A (ja) 半導体装置の製造方法
JPS5852351B2 (ja) 半導体装置の製造方法
JPS59155164A (ja) 半導体装置の製造方法
JPS58170012A (ja) 半導体装置の製造方法
JPS6027144A (ja) 半導体装置の製造方法
JPS61110426A (ja) 半導体集積回路装置の製造方法
JPH01214026A (ja) メサ構造のエッチング方法
JPS5844748A (ja) 半導体装置の製造方法
JPH04101413A (ja) 半導体再結晶層の形成方法
JPS62250674A (ja) 半導体装置の製造方法
JPS6074613A (ja) 半導体装置の製造方法
JPS62247530A (ja) マスクパタ−ンの形成方法
JPS63307744A (ja) 半導体装置の製造方法