JPS6074476A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6074476A
JPS6074476A JP18411284A JP18411284A JPS6074476A JP S6074476 A JPS6074476 A JP S6074476A JP 18411284 A JP18411284 A JP 18411284A JP 18411284 A JP18411284 A JP 18411284A JP S6074476 A JPS6074476 A JP S6074476A
Authority
JP
Japan
Prior art keywords
film
layer
compound film
silicon compound
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18411284A
Other languages
English (en)
Other versions
JPS617729B2 (ja
Inventor
Jiro Oshima
次郎 大島
Yutaka Etsuno
越野 裕
Shunichi Kai
開 俊一
Takashi Yasujima
安島 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18411284A priority Critical patent/JPS6074476A/ja
Publication of JPS6074476A publication Critical patent/JPS6074476A/ja
Publication of JPS617729B2 publication Critical patent/JPS617729B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕
従来、例えば第2図に示すバイポーラ措造の半導体装置
旦は、P導電型の半導体基板lに埋込層2を介して形成
されたN導電型のエピタキシャル成長層3の所定領域に
コレクタ拡散層4。
ベース拡散層5及びエミッタ拡散層6を形成した後、そ
の露出表面に酸化膜を形成し、この酸化膜に各々の拡散
層4,5.6に通じるコンタクトホールを周知の写真蝕
刻法で穿設してこのコンタクトホールを通じて取出′に
極7を形IJνして製造されている。
しかしながら、写真蝕刻法によってコンタクトホールを
形成する際に酸化膜の表面に埃碧が付着していると、所
定の拡散層4,5.6に対応する領域以外のところに才
で開孔されるためシ−s − ト不良が発生して不良品
ができる問題があった。
また、このようなコンタクトホールを穿設するだめの工
程を必要とするためaj.’.’品の歩留りが著しく低
下する問題があった。
〔発明の目的〕
本発明は、コンタクトホールの形成工程を不戦にして歩
留シの向上を速成した半嗜体装置の製造方法を提供する
ことをその目的とするものである。
〔発明の概要〕
本発明は、ケイ素化合物膜で初めにその直下の拡散層を
酸化され々いようにし、次いで、これを所定の導電性を
有するケイ素化合物膜にして直接取出電極に接続させる
ようにしたことによシ、選択酸化のために残存したチッ
化膜に開口するためのコンタクトホール開口工程を不要
にできると共に、ケイ素化合物膜を拡散層の直上の部分
にのみ残存させて素子のショート不良を防止し、歩留を
著しく向上できる半導体装俗の製造方法である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図(イ)乃至同図@は、本発明方法を製造工程順に
従って示す説明図である。同図(A)に示す如く、所定
領域にn導電型の埋込層11が形成されたp導電型の半
導体基板10の表面に、n型不純物をドーグしたエピタ
キシャル成長層12を形成する。
次に、同図Bに示す如く、エピタキシャル成長層12の
所定領域に選択拡散によってアンチモン(Sb)、ヒ素
(As)等のn型不純物を拡散して埋込層lノに達する
コレクタ拡散層14を形成する。次いで、エピタキシャ
ル成長層120所定領域にホウ素(B)@のp型不純物
を拡ff(、シてペース拡散層13を形成した後、この
ベース拡散層13の所定領域にp型不純物を拡散せしめ
てエミッタ拡散層15を形成する。
然る後、同図Cに示す如(NPN )ランジスタが形成
されたエピタキシャル成長層12の表面にプラズマC,
V、D、法(Chemical Vapor Depo
sjtion)。
ヌ・やツタ法等によシi′I酸化性を有する炭化ケイ素
からなるケイ素化合物膜17を形成する。ケイ素化合物
膜17の膜厚は、100〜8000XのR2O。
囲で適宜設定するのが望せしい。次いで、周知の写真蝕
刻法によpこのケイ素化合物膜17のペース拡散層13
.エミッタ拡散層15.及びコレクタ拡散層14の所定
領域に対応する部分が残るようにして他の部分を除去す
る。
次に、同図りに示す如く、ケイ素化合物膜17をマスク
にして高圧酸化によってエピタキシャル成長層12の表
面に厚い酸化膜16を形成し、ペース拡散層13.エミ
ッタ拡散層15゜及びコレクタ拡散層14の絶縁分離を
行う。
ここで、高圧酸化によって酸化膜16を形成するのは、
通常の熱酸化では醇化温度が高すぎるために既に形成さ
れたNPN )ランジスタの特性に悪影響を褐えるのを
防止するためである。
高圧状態としては、3〜10気圧の範囲に設定するのが
望ましい。このような高圧状卯では、酸化温度は、50
0〜800℃に設定することができ、酸化速度も早くす
ることができる。酸化膜16の膜厚は、100〜3oo
o1の範囲で適宜設定するのが望ましい。厚い酸化膜1
6を形成するのは、後述する取出電極18と半導体基板
10に形成された他の素子との相互作用を防止するため
である。
尚、この酸化工程の際に半導体基板10の他の領域に形
成されたベース抵抗の表面濃度が変化する虞れがある場
合には、抵抗の表面に予め二酸化ケイ素膜(S Io 
2 )やチツ化シリコン膜等の保Fp PA<全部分的
に形成しておくのが望ましい。
次に、同図りに示す如く、ケイ紫化合物月417の表面
に蒸着等の手段に」:ってタングステン(ハ)、モリブ
デン(Mo ) rバナジウム(V) 、チタン(Ti
 )等の導電性元素からなる堆積層17λを形成する。
この堆積層17aの84厚は、貞〜数千オングストロー
ムの範囲で適宜設定するのが望せしい。百オングストロ
ーム以下の場合にI−J、ケイ素化合物膜17の電気抵
抗を十分にFげることができず、数千オングストローム
JJ上では電気抵抗が所定値で飽和状態に達する。次い
で、400〜800℃の温度で焼成を施し、導?11.
性元素をケイ紫化合物膜17内に拡散せしめる。
然る後、王水等の化学処理液によって堆積層171+を
除去する。
次に、このようにして形成されたケイ素化イ]物膜17
の表面に同図Eに示す如く、アルミニウムからなる取出
′電極18を形成して半導体装置19−を得る。
上述の如く、この半導体装置の製造方法によれは、取出
電極18を設ける際のコンタクトホールの形成工程を不
要にして直接消電性を有するケイ素化合物膜17上に取
出電極18を形成することができるので作業性を著しく
向上させることができる。しかも、ケイ素化合物膜17
は、取出電極18の形成領域にだけ設けられているので
取出電極18の形成の際に半導体基板10に形成された
素子にショート不良等が発生するのを防止して歩留りを
著しく向上させることができる。
尚、実施例では、本発明をバイポーラ構造の半導体装置
に適用したものについて説明したが、本発明はこの他に
もMO8型構造の半導体装置等の製造にも適用すること
ができるのは勿論である。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、取出電極を設けるだめのコンタクトポールの
形成工程を不要にして歩留シを著しく向上させることが
できるものである。
【図面の簡単な説明】
第1図(5)乃至同図■)1−i、本発明方法を工程1
ii、’iに示す説明図、第2図は、従来の方法で製造
された半導体装置の断面図である。 10・・・半導体基板、13・・・ベース拡散に11.
14・・・コレクタ拡散層、15・・エミッタ拡散層、
17・・・ケイ素化合物膜、18・・・取出霜4極、ム
ユ・・・半導体装置 出願人代即人 弁理士 鈴 江 武 彦第1図 (A) (B) (C) 第1 図 (E) q 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一主面の所望部分に耐酸化性を有し、かつ
    、前記半導体基板とオーミック接触するケイ素化合物膜
    を積層する工程と、前記−面に酸化膜を成長させる熱処
    理を施す工程と、前記ケイ素化合物膜に高融点金属を拡
    散する工程と、前記ケイ素化合物膜上に取出電極を形成
    する工程とを具備することを特徴とする半導体装置の製
    造方法。
JP18411284A 1984-09-03 1984-09-03 半導体装置の製造方法 Granted JPS6074476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18411284A JPS6074476A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18411284A JPS6074476A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55026410A Division JPS6030111B2 (ja) 1980-03-03 1980-03-03 半導体装置

Publications (2)

Publication Number Publication Date
JPS6074476A true JPS6074476A (ja) 1985-04-26
JPS617729B2 JPS617729B2 (ja) 1986-03-08

Family

ID=16147595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18411284A Granted JPS6074476A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6074476A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297736A (ja) * 1991-03-06 1992-10-21 Mitsubishi Electric Corp レンジフードファン

Also Published As

Publication number Publication date
JPS617729B2 (ja) 1986-03-08

Similar Documents

Publication Publication Date Title
JP3082923B2 (ja) 半導体装置の製法
US4803174A (en) Bipolar transistor integrated circuit and method of manufacturing the same
JPS62237754A (ja) 半導体集積回路装置及びその製造方法
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JP2606805B2 (ja) エミツタ‐ベース複合体の製法
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JPS6074476A (ja) 半導体装置の製造方法
JPS61102059A (ja) 半導体装置
JPH0222544B2 (ja)
JPS6184831A (ja) 半導体装置の製造方法
JPS63265448A (ja) Mos型半導体装置の製造方法
JPS60207375A (ja) 半導体装置の製造方法
JPS6030111B2 (ja) 半導体装置
JP2523489B2 (ja) 半導体装置
JPS5879761A (ja) 半導体装置
JPS5935475A (ja) 半導体装置の製造方法
JPH0125233B2 (ja)
JPH03198344A (ja) 半導体装置およびこれを用いた光電変換装置
JPS59163864A (ja) 半導体装置
JPS629226B2 (ja)
JPS58164241A (ja) 半導体装置の製造方法
JPH04146626A (ja) 半導体装置及びその製造方法
JPS6145392B2 (ja)
JPS63228752A (ja) 半導体装置の製造方法
JPS6329503A (ja) 半導体集積回路装置の製造方法