JPS6072027A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS6072027A JPS6072027A JP17988183A JP17988183A JPS6072027A JP S6072027 A JPS6072027 A JP S6072027A JP 17988183 A JP17988183 A JP 17988183A JP 17988183 A JP17988183 A JP 17988183A JP S6072027 A JPS6072027 A JP S6072027A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- map
- microprogram
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、マイクロプログラム制御方式特に制御メモリ
よりマイクロプログラムを読出す方式に関する。
よりマイクロプログラムを読出す方式に関する。
従来技術と問題点
電話回線の電子交換機の通信制御装置（ＣＧ）などでは
制御メモリをマツプ部とマイクロプログラム命令部に分
け、マクロ命令でマツプ部をアクセスし、読出したアド
レスでマイクロプログラム命令部をアクセスし、各種作
業を行なわせる命令群を該マイクロプログラム命令部か
ら取出すようにしている。
制御メモリをマツプ部とマイクロプログラム命令部に分
け、マクロ命令でマツプ部をアクセスし、読出したアド
レスでマイクロプログラム命令部をアクセスし、各種作
業を行なわせる命令群を該マイクロプログラム命令部か
ら取出すようにしている。
第１図はか−る制御メモリの説明図で、ＭＡＰは該制御
メモリＣＭのマツプ部、／ｌ Ｐ Ｉは同マイクロプロ
グラム命令部である。制御メモリＣＭはプログラム可能
なＲＯＭで構成され、消去はできないが書込みはできる
（未書込み部があれば）。
メモリＣＭのマツプ部、／ｌ Ｐ Ｉは同マイクロプロ
グラム命令部である。制御メモリＣＭはプログラム可能
なＲＯＭで構成され、消去はできないが書込みはできる
（未書込み部があれば）。
Ａはか＼るＦＲＯＭのアドレス方向を示し例えば上端は
００・・・・・・、下端はＦＦ・・・・・・である。Ｂ
はビット方向を示し、左端が第１ビツト、右端が第ｎビ
ット（ｎは例えば３２）である。マクロ命令がマツプ部
をアクセスし、指定したアドレスの命令例えば１を読出
すと、この命令１はマイクロプログラム命令部μＰＩの
アドレスＡ＋をアクセスし、それを先頭アドレスとして
格納されている内容１の命令群、が次々に読出される。
００・・・・・・、下端はＦＦ・・・・・・である。Ｂ
はビット方向を示し、左端が第１ビツト、右端が第ｎビ
ット（ｎは例えば３２）である。マクロ命令がマツプ部
をアクセスし、指定したアドレスの命令例えば１を読出
すと、この命令１はマイクロプログラム命令部μＰＩの
アドレスＡ＋をアクセスし、それを先頭アドレスとして
格納されている内容１の命令群、が次々に読出される。
この内容１のマイクロプログラム命令群は所定の作業を
指示する命令群である。
指示する命令群である。
ところでマクロ命令はそのｆバート（操作指定部）が８
ビツトなどとされ、該ｆパートがマツプ部ＭＡＰのアド
レスになるから、マツプ部に収容可能な命令の個数は２
＝２５６になる。マツプ部それ自身、メモリ容量の関係
から広い記憶領域はとれず、制限されたものになってい
る。これらの理由でマツプ部ＭＡＰに多数の命令を格納
することはできない。一方、作業内容は時々変更される
ことがあり、また対象機器の形式が異なると、同種の作
業ではあるが具体的な作業内容は異なることが多い。こ
のような作業内容の変更、形式相違に対処するにはマツ
プ部に各種の命令（アドレス）を格納してそれをマクロ
命令でアクセスすればよいが上述の理由でこれは困難で
ある。またマクロ命令の変更、追加はそのｆバートの変
更を要し、上述のようにｆパートはビット数が限られて
いるので、大幅な変更追加はできない。
ビツトなどとされ、該ｆパートがマツプ部ＭＡＰのアド
レスになるから、マツプ部に収容可能な命令の個数は２
＝２５６になる。マツプ部それ自身、メモリ容量の関係
から広い記憶領域はとれず、制限されたものになってい
る。これらの理由でマツプ部ＭＡＰに多数の命令を格納
することはできない。一方、作業内容は時々変更される
ことがあり、また対象機器の形式が異なると、同種の作
業ではあるが具体的な作業内容は異なることが多い。こ
のような作業内容の変更、形式相違に対処するにはマツ
プ部に各種の命令（アドレス）を格納してそれをマクロ
命令でアクセスすればよいが上述の理由でこれは困難で
ある。またマクロ命令の変更、追加はそのｆバートの変
更を要し、上述のようにｆパートはビット数が限られて
いるので、大幅な変更追加はできない。
発明の目的
本発明はカミる点に対処しようとするもので、ソフトウ
ェアによりセット／リセット可能なフリ・ノブフロップ
（Ｆ Ｆ）を設け、該ＦＦがセ・ノドされているか否か
で、同じ命令でも異なる処理を行なわせることが可能な
ようにしようとするものである。
ェアによりセット／リセット可能なフリ・ノブフロップ
（Ｆ Ｆ）を設け、該ＦＦがセ・ノドされているか否か
で、同じ命令でも異なる処理を行なわせることが可能な
ようにしようとするものである。
発明の構成
本発明はマクロ命令により制御メモリのマツプ部をアク
セスし、読出したアドレスにより該制御メモリのマイク
ロプログラム命令部をアクセスしてマイクロプログラム
命令を取出す、マイクロプログラム制御方式において、
ソフト制御によりセ・ノド、リセットされるフリップフ
ロップを設け、該フリップフロップの出力とマクロ命令
で制御メモリをアクセスして、同じマクロ命令でも異な
るマイクロプログラム命令を取出すことを特徴とするが
、次に図面を参照しながら更にこれを説明する。
セスし、読出したアドレスにより該制御メモリのマイク
ロプログラム命令部をアクセスしてマイクロプログラム
命令を取出す、マイクロプログラム制御方式において、
ソフト制御によりセ・ノド、リセットされるフリップフ
ロップを設け、該フリップフロップの出力とマクロ命令
で制御メモリをアクセスして、同じマクロ命令でも異な
るマイクロプログラム命令を取出すことを特徴とするが
、次に図面を参照しながら更にこれを説明する。
発明の実施例
第１図に示すように本発明では同じマクロ命令でマツプ
部ＭＡＰをアクセスして命令１を読出しても、フリップ
フロップ（図示せず）がセントされているならマイクロ
プログラム命令部μＰＩのアドレスＡ２がアクセスされ
、内容２が読出されるようにする。このようにすればマ
クロ命令の変更、追加の必要はなく、マツプ部容量上の
制限を受けることなく、実行される作業内容を変更する
ことができる。対象機器の形式が異なる等の場合は、該
形式に従ってＦＦをセット、リセットし、アドレスＡＩ
、Ａ２を選べばよく甚だ有利である。フリップフロップ
は１個だけでなく、２個、３個・・・・・・と設けても
よく、この場合はモード切替を２種でなく、４種、８種
・・・・・・に切換えることができる。
部ＭＡＰをアクセスして命令１を読出しても、フリップ
フロップ（図示せず）がセントされているならマイクロ
プログラム命令部μＰＩのアドレスＡ２がアクセスされ
、内容２が読出されるようにする。このようにすればマ
クロ命令の変更、追加の必要はなく、マツプ部容量上の
制限を受けることなく、実行される作業内容を変更する
ことができる。対象機器の形式が異なる等の場合は、該
形式に従ってＦＦをセット、リセットし、アドレスＡＩ
、Ａ２を選べばよく甚だ有利である。フリップフロップ
は１個だけでなく、２個、３個・・・・・・と設けても
よく、この場合はモード切替を２種でなく、４種、８種
・・・・・・に切換えることができる。
第２図はマイクロプログラム制御部の概要を示し、ＣＭ
は前述の制御メモリである。ＩＲは命令レジスタで主制
御部からマクロ命令をセントされる。μＰ ＳＥＣはマ
イクロプログラムシーケンサ、ＣＭＡＲは制御メモリア
ドレスレジスタ、ＣＭＩＲは制御メモリ命令レジスタ、
そしてＦＦは前述のフリップフロップでソフトウェアＳ
ＦＴによりセットＳ、リセットＲされる。第３図は命令
形式を示し、ｆは前述の操作指定部で本例では８ピント
からなる。ｒはオペランド指定部で、本例では２４ビツ
トからなる。第４図はレジスタＣＭＡＲの内容を示し、
下位９ビツトが制御メモリＣＭのマイクロプログラム命
令部をアクセスするアドレスとなるが、その最上位ビッ
トがフリップフロップＦＦのセント、リセットで決定さ
れる。第５図は第１図と同様な制御メモリＣＭの構成説
明図で、本例ではマツプ部はＭＡＰＩ、ＭＡＰ２の２つ
あり、各々は２５６ワードの容量を持つ。マイクロプロ
グラム命令部は、ＭＡＰＩに対する命令群及びマツプ２
に対する命令群を有する。
は前述の制御メモリである。ＩＲは命令レジスタで主制
御部からマクロ命令をセントされる。μＰ ＳＥＣはマ
イクロプログラムシーケンサ、ＣＭＡＲは制御メモリア
ドレスレジスタ、ＣＭＩＲは制御メモリ命令レジスタ、
そしてＦＦは前述のフリップフロップでソフトウェアＳ
ＦＴによりセットＳ、リセットＲされる。第３図は命令
形式を示し、ｆは前述の操作指定部で本例では８ピント
からなる。ｒはオペランド指定部で、本例では２４ビツ
トからなる。第４図はレジスタＣＭＡＲの内容を示し、
下位９ビツトが制御メモリＣＭのマイクロプログラム命
令部をアクセスするアドレスとなるが、その最上位ビッ
トがフリップフロップＦＦのセント、リセットで決定さ
れる。第５図は第１図と同様な制御メモリＣＭの構成説
明図で、本例ではマツプ部はＭＡＰＩ、ＭＡＰ２の２つ
あり、各々は２５６ワードの容量を持つ。マイクロプロ
グラム命令部は、ＭＡＰＩに対する命令群及びマツプ２
に対する命令群を有する。
この第２図〜第５図の方式ではマクロ命令がレジスタＩ
ＲにセントされるとシーケンサμＰＳＥＱはそのｆバー
トをレジスタＣＭＡＲの第０〜第７ビツトにセントする
。一方このマクロ命令の実行にあたり、ソフトウェア（
プログラム）によりフリップフロップＦＦをセントまた
はリセットしておくので、そのセント、リセットに応し
て第８ビツトが１または０にセットされる。この第０〜
第８ビツトが制御メモリＣＭのマツプ部をアクセスする
。従ってこの場合は第５図に示すようにマツプ部がＭＡ
ＰＩ、ＭＡＰ２の２つあることになり、そのいずれかが
フリップフロップＦＦのセント、リセットにより選択さ
れる。この場合はマツプ部のメモリ容量節減にはならな
いが、マクロ−命令のｆパートは等測的に２倍に拡大さ
れる。
ＲにセントされるとシーケンサμＰＳＥＱはそのｆバー
トをレジスタＣＭＡＲの第０〜第７ビツトにセントする
。一方このマクロ命令の実行にあたり、ソフトウェア（
プログラム）によりフリップフロップＦＦをセントまた
はリセットしておくので、そのセント、リセットに応し
て第８ビツトが１または０にセットされる。この第０〜
第８ビツトが制御メモリＣＭのマツプ部をアクセスする
。従ってこの場合は第５図に示すようにマツプ部がＭＡ
ＰＩ、ＭＡＰ２の２つあることになり、そのいずれかが
フリップフロップＦＦのセント、リセットにより選択さ
れる。この場合はマツプ部のメモリ容量節減にはならな
いが、マクロ−命令のｆパートは等測的に２倍に拡大さ
れる。
（１ビット増えたことになる）。マツプ部から続出され
た命令（アドレス）はμＰ ＳＥＱ、ＣＭＡＲを経てＣ
Ｍのマイクロプログラム命令をμＰＩアクセスし、マイ
クロプログラムを次々と読出す。
た命令（アドレス）はμＰ ＳＥＱ、ＣＭＡＲを経てＣ
Ｍのマイクロプログラム命令をμＰＩアクセスし、マイ
クロプログラムを次々と読出す。
シーケンサμＰ ＳＥＱの制御で、マクロ命令のｆパー
トはマツプ部をアクセスし、これにより読出された命令
（アドレス）をレジスタＣＭＡＲにセントしかつ別途該
レジスタにセソＩ・されたフリップフロップＦＦの出力
と共に制御メモリＣＭのマイクロプログラム命令部μＰ
Ｉをアクセスするようにすれば、第１図で説明したよう
にマツプ部はＭＡＰ’ｌの１つとなり、メモリ容量の節
減が図れる。
トはマツプ部をアクセスし、これにより読出された命令
（アドレス）をレジスタＣＭＡＲにセントしかつ別途該
レジスタにセソＩ・されたフリップフロップＦＦの出力
と共に制御メモリＣＭのマイクロプログラム命令部μＰ
Ｉをアクセスするようにすれば、第１図で説明したよう
にマツプ部はＭＡＰ’ｌの１つとなり、メモリ容量の節
減が図れる。
発明の詳細
な説明したように本発明によれば、マクロ命令のｆパー
トの変更、追加を必要とせずに命令数の増加、命令の変
更などを実現でき、プログラムの改良に容易に対処でき
る利点がある。
トの変更、追加を必要とせずに命令数の増加、命令の変
更などを実現でき、プログラムの改良に容易に対処でき
る利点がある。
第１図は本発明の制御方式を説明する図、第２図はマイ
クロプログラム制御部の構成を示すブロック図、第３図
は命令形式の説明図、第４図はモード切替付きＣＭＡＲ
の内容の説明図、第５図は制御メモリの構成説明図であ
る。 図面でＣＭは制御メモリ、ＭＡＰはマツプ部、μＰＩは
マイクロプログラム命令部、ＦＦはフリップフロップで
ある。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 一五 第２図 ｉ−ｆ３ ２４−−に）
クロプログラム制御部の構成を示すブロック図、第３図
は命令形式の説明図、第４図はモード切替付きＣＭＡＲ
の内容の説明図、第５図は制御メモリの構成説明図であ
る。 図面でＣＭは制御メモリ、ＭＡＰはマツプ部、μＰＩは
マイクロプログラム命令部、ＦＦはフリップフロップで
ある。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 一五 第２図 ｉ−ｆ３ ２４−−に）
Claims (1)
- マクロ命令により制御メモリのマツプ部をアクセスし、
読出したアドレスにより該制御メモリの？−１１ｒ１７
”ｌ］ダラム命令部をアクセスしてマイクロプログラム
命令を取出す、マイクロプログラム制御方式において、
ソフト制御によりセント、リセットされるフリップフロ
ップを設け、該フリップフロップの出力とマクロ命令で
制御メモリをアクセスして、同しマクロ命令でも異なる
マイクロプログラム命令を取出すことを特徴としたマイ
クロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17988183A JPS6072027A (ja) | 1983-09-28 | 1983-09-28 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17988183A JPS6072027A (ja) | 1983-09-28 | 1983-09-28 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072027A true JPS6072027A (ja) | 1985-04-24 |
Family
ID=16073529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17988183A Pending JPS6072027A (ja) | 1983-09-28 | 1983-09-28 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072027A (ja) |
-
1983
- 1983-09-28 JP JP17988183A patent/JPS6072027A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4057850A (en) | Processing link control device for a data processing system processing data by executing a main routine and a sub-routine | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPS6072027A (ja) | マイクロプログラム制御方式 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPS5856124B2 (ja) | シ−ケンス制御装置 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JPS613243A (ja) | 演算状況変更方法 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPS6019534B2 (ja) | 移送制御装置 | |
| KR100262014B1 (ko) | 비트 조작이 가능한 입/출력 포트 | |
| JPS63213200A (ja) | マスクｒｏｍの変更方式 | |
| JPS61267162A (ja) | デ−タ転送装置 | |
| JPS58172752A (ja) | マイクロプログラム制御装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS6219935A (ja) | マイクロプログラム変更方式 | |
| JPS6345603A (ja) | プログラマブルコントロ−ラのプログラム格納方式 | |
| JPS62151955A (ja) | メモリアドレツシング方式 | |
| JPS6029804A (ja) | プログラム入力装置 | |
| JPS62117045A (ja) | アドレス指定制御方式 | |
| JPS60241135A (ja) | アドレス生成方式 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPH05298112A (ja) | 並列実行型プログラマブルコントローラシステムのプログラム管理方法 | |
| JPS6130295B2 (ja) | ||
| JPH05290018A (ja) | 制御装置 |