JPS6064507A - Ｃｍｏｓ水晶発振回路 - Google Patents
Ｃｍｏｓ水晶発振回路Info
- Publication number
- JPS6064507A JPS6064507A JP17336783A JP17336783A JPS6064507A JP S6064507 A JPS6064507 A JP S6064507A JP 17336783 A JP17336783 A JP 17336783A JP 17336783 A JP17336783 A JP 17336783A JP S6064507 A JPS6064507 A JP S6064507A
- Authority
- JP
- Japan
- Prior art keywords
- feedback resistor
- voltage
- channel
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＣＭＯＳ発振回路の帰還抵抗の構成に関するも
のである。従来ＣＭＯｄ水晶発振回路の一般的な構成は
第１図に示す様な回路である。即ｆ）ＯＭＯＳインバー
ター１３の出力がドレイン抵Ｍ、 １４ ｔｊ＆つてド
レイン端子１６となり、ゲート端子１５はＣＭＯＳイン
バーター１３のゲートに接続され、端子１５と１６の間
に帰還抵抗全形成するＮチャネル１１とＰチャネル１２
両ＭＯＳト“。
のである。従来ＣＭＯｄ水晶発振回路の一般的な構成は
第１図に示す様な回路である。即ｆ）ＯＭＯＳインバー
ター１３の出力がドレイン抵Ｍ、 １４ ｔｊ＆つてド
レイン端子１６となり、ゲート端子１５はＣＭＯＳイン
バーター１３のゲートに接続され、端子１５と１６の間
に帰還抵抗全形成するＮチャネル１１とＰチャネル１２
両ＭＯＳト“。
ランジスタが並列に接続され、Ｎチャネルトランジスタ
１１のゲートにに電碗、の高電位側陽子１７と、まｆｃ
Ｐチャネルトランジスタ１２のゲートには電源の低電
位側端子１８と同じ電圧が印加される構成でろ−る。第
１凶に示す構成の発振回「６において、帰還抵抗の値と
してｉｑａ十ＭΩ必要である。
１１のゲートにに電碗、の高電位側陽子１７と、まｆｃ
Ｐチャネルトランジスタ１２のゲートには電源の低電
位側端子１８と同じ電圧が印加される構成でろ−る。第
１凶に示す構成の発振回「６において、帰還抵抗の値と
してｉｑａ十ＭΩ必要である。
そのためＭＯＳ）ランジスタ１１と１２に２いては、そ
の形状比Ｗ ／ Ｌ 全十分小さくしなければならず、
結果的に大きなパターン面積を必要とする。
の形状比Ｗ ／ Ｌ 全十分小さくしなければならず、
結果的に大きなパターン面積を必要とする。
またその抵抗値が電源電圧や周囲温度により大きく変化
するため、電源電圧変動に対する発掘周波数の安定性に
も問題がある。
するため、電源電圧変動に対する発掘周波数の安定性に
も問題がある。
本発明にかかる欠点を除去するもので、帰還抵抗自体の
パターン面積に小さく、電源′電圧や周囲温度の変動に
よる抵抗１１１の変化ａ少なく、さらには製造上のバラ
ツキによる抵抗１飢のバラツキｔも吸収してしまう回路
である。
パターン面積に小さく、電源′電圧や周囲温度の変動に
よる抵抗１１１の変化ａ少なく、さらには製造上のバラ
ツキによる抵抗１飢のバラツキｔも吸収してしまう回路
である。
第２図は第１図の回路より帰還抵抗回路図き描きしたも
のである。今端子２３に萬電位ＶＤＤ、端子２４に低電
位φｖ２印加した時、Ｐチャネル２２とＮチャネル２１
両ＭＯＳ）ランジスタに流れる電流工ａｐとＩ’ｌｌ
ｉそれぞれ□ａＮ」＼（ＶＧ）ｌ −Ｖｔ、り” ｆ２
１と示すことができる。ここでｖｔｐ 、 ｖｔｎ ｉ
それぞれトランジスタ２２と２１のしきい値電圧、ＶＧ
ＰとＶＧＮ ｔ’ｆｆそれぞれトランジスタ２２と２１
のゲート電圧、βＰとβＮ［それぞれトランジスタ２２
と２１のｔ流駆動係数である。伺両トランジスタは飽和
領域で動作するものとする。今ｙｏｐ＝φＶ。
のである。今端子２３に萬電位ＶＤＤ、端子２４に低電
位φｖ２印加した時、Ｐチャネル２２とＮチャネル２１
両ＭＯＳ）ランジスタに流れる電流工ａｐとＩ’ｌｌ
ｉそれぞれ□ａＮ」＼（ＶＧ）ｌ −Ｖｔ、り” ｆ２
１と示すことができる。ここでｖｔｐ 、 ｖｔｎ ｉ
それぞれトランジスタ２２と２１のしきい値電圧、ＶＧ
ＰとＶＧＮ ｔ’ｆｆそれぞれトランジスタ２２と２１
のゲート電圧、βＰとβＮ［それぞれトランジスタ２２
と２１のｔ流駆動係数である。伺両トランジスタは飽和
領域で動作するものとする。今ｙｏｐ＝φＶ。
ＶＯＩＩ＝ＶＤＤ とすると、これに第１図の帰還抵抗
の構成と同じであり、式（１）、（２）ニジ電流値がＶ
ＤＤの２乗で変化することがわかる。これば１１源喝圧
のｆ動に対して帰還抵抗値が大きく変化すること？意１
床している。
の構成と同じであり、式（１）、（２）ニジ電流値がＶ
ＤＤの２乗で変化することがわかる。これば１１源喝圧
のｆ動に対して帰還抵抗値が大きく変化すること？意１
床している。
でに次に、ＶＧＰ＝ＶＤＤ ｖｔｐ ＋△ＶＧＰ 、
ＶＧＮ＋＝ＶｔＮ ＋ΔＶＧＩＩ とした場合式ｆｌ）
、 ｆ２１は矢の様になる。
ＶＧＮ＋＝ＶｔＮ ＋ΔＶＧＩＩ とした場合式ｆｌ）
、 ｆ２１は矢の様になる。
ｘｄｗ ＝−心一（ΔＶａＮ）” （４）式（３） （
４） 、ｌ：すΔｖｔｐ 、 ΔＶｔＮ ’ｉ 十〇小
す＜ ’！ ；１ｔｓｔ圧変動に対して安定なように丁
れば、■ｄＰとＩｄ＋＋にβＰとβＮとを、ことさら小
さくしなくても、十分小さくまた電源電圧変動に対して
安定になり、換貰すれば、帰還抵抗値がＭＯＳ トラン
ジスタのパターン面積が小さくても十分大きく、電源電
圧変動や温度変化に左右されないことケ示している。
４） 、ｌ：すΔｖｔｐ 、 ΔＶｔＮ ’ｉ 十〇小
す＜ ’！ ；１ｔｓｔ圧変動に対して安定なように丁
れば、■ｄＰとＩｄ＋＋にβＰとβＮとを、ことさら小
さくしなくても、十分小さくまた電源電圧変動に対して
安定になり、換貰すれば、帰還抵抗値がＭＯＳ トラン
ジスタのパターン面積が小さくても十分大きく、電源電
圧変動や温度変化に左右されないことケ示している。
第３図には本発明の帰還抵抗音用いた水晶発掘回路例？
示している。ゲート端子３５とドレイン端子′５乙の間
にＮチャネル３１とＰチャネル３２両Ｍ ＯＢ 、）ラ
ンジスタが並＞ＩＪに接続され、トランジスタ３１のゲ
ートにはトランジスタ３０２のドレインが接続され、ト
ランジスタ３２のゲートにａトランジスタ３０５のドレ
インが接続されている。トランジスタｓａ１．ｓｏｚ、
ｓｏｘ、ｓａ４から成る回路にバイアス発生回路であり
、トランジスタ３０１のβ値全十分小さくすることにエ
リトランジスタ３０２のドレイン３０５の電位ＶＧＨと
トランジスタ３０３のドレイン３０６の電位ｖｏｐは Ｖｂｔｌ主Ｖｔｌ＋αｍ（ＶＤＤ−ＶｔＰ）ＶＤＤ−Ｖ
ｂｐ、ｇＶｔｐ＋α、 （ＶＤＤ−Ｖｔｐ）となる。こ
こでα８．αｙｅ’０−” 程度の値となる様設定すれ
ばＶＧＮ 、 ＶＤＤ−Ｖ１＋Ｐｌ’）はぼ一定電圧と
なる。
示している。ゲート端子３５とドレイン端子′５乙の間
にＮチャネル３１とＰチャネル３２両Ｍ ＯＢ 、）ラ
ンジスタが並＞ＩＪに接続され、トランジスタ３１のゲ
ートにはトランジスタ３０２のドレインが接続され、ト
ランジスタ３２のゲートにａトランジスタ３０５のドレ
インが接続されている。トランジスタｓａ１．ｓｏｚ、
ｓｏｘ、ｓａ４から成る回路にバイアス発生回路であり
、トランジスタ３０１のβ値全十分小さくすることにエ
リトランジスタ３０２のドレイン３０５の電位ＶＧＨと
トランジスタ３０３のドレイン３０６の電位ｖｏｐは Ｖｂｔｌ主Ｖｔｌ＋αｍ（ＶＤＤ−ＶｔＰ）ＶＤＤ−Ｖ
ｂｐ、ｇＶｔｐ＋α、 （ＶＤＤ−Ｖｔｐ）となる。こ
こでα８．αｙｅ’０−” 程度の値となる様設定すれ
ばＶＧＮ 、 ＶＤＤ−Ｖ１＋Ｐｌ’）はぼ一定電圧と
なる。
尚トランジスタ３１，３０２，５０４のしきい値電圧に
等しくＶｔＮ、）ランジスタ３２，３０１゜３０３のし
縫い値電圧ａ等しくｙｔｐとしている。またｖｐＤに電
源端子３７に刀口わる正の電圧であり、電源端子３Ｂに
電位の基蔑φＶとしている。不バイアス発生回路は、−
例にすぎず、要ａ帰還抵抗？構成するＭ Ｏ８）ランジ
スタ３１と３２のそれぞれのしきい１区電圧に近い電圧
音発生する回路であればよい。
等しくＶｔＮ、）ランジスタ３２，３０１゜３０３のし
縫い値電圧ａ等しくｙｔｐとしている。またｖｐＤに電
源端子３７に刀口わる正の電圧であり、電源端子３Ｂに
電位の基蔑φＶとしている。不バイアス発生回路は、−
例にすぎず、要ａ帰還抵抗？構成するＭ Ｏ８）ランジ
スタ３１と３２のそれぞれのしきい１区電圧に近い電圧
音発生する回路であればよい。
以上本発明によれば、電源電圧変動や温度変動に対して
安定な帰還抵抗を小さなパターン面積で実現することが
でき、特に水晶発振回路の発振周波数の安定性ケ向上さ
せることができる。
安定な帰還抵抗を小さなパターン面積で実現することが
でき、特に水晶発振回路の発振周波数の安定性ケ向上さ
せることができる。
一方バイアス発生回路が必秩となるが、これば附属機能
（例えばＡ ／ Ｄコンバーターや定電圧回路など）に
流用で蛭るため、これらの回路が附加された集積回路で
ａバイアス発生回路の占有面積は問題とならない。
（例えばＡ ／ Ｄコンバーターや定電圧回路など）に
流用で蛭るため、これらの回路が附加された集積回路で
ａバイアス発生回路の占有面積は問題とならない。
４ ’図は従来のＣＭＯ８水晶発振＋１：！回路図。
第２図ばＣ！ＭＯ８で構成された帰還抵抗回路図。
第３図は本発明のＣＭＯＢ水晶発振回路の回路例ケ示す
図。 ３３・・・ＣＭＯＳインバーター 第１図 ／ｂ 第２図 λ３ 第３図
図。 ３３・・・ＣＭＯＳインバーター 第１図 ／ｂ 第２図 λ３ 第３図
Claims (1)
- ＣＭＯＳインバーターと、ドレイン抵抗とｐ −チャネ
ルとＮ−チャンネルＭＯ８）ランジスタの並列接続によ
る帰還抵抗とからなり、前記ＣＭＯＳインバーターの出
力よりドレイン抵抗１ｍしてドレイン端子となり、前記
インバーターのゲートにゲート端子と接続され、前記ゲ
ート端子とドレイン端子間に前記帰還抵抗が接続されて
、前記インバーターのバイアス点金決足し、前記ゲート
端子とドレイン端子に水晶振動子音接続して発振させる
構成で、前記帰還抵抗全形成している前記Ｐ−チャンネ
ルとＮチャンネルのＭＯＳ）ランジスタのゲート部には
、各々のしきい１１Ｕ［電圧に近い電圧が印ＪＪＤされ
ていること？特徴とする０ＭＯ８水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17336783A JPS6064507A (ja) | 1983-09-20 | 1983-09-20 | Ｃｍｏｓ水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17336783A JPS6064507A (ja) | 1983-09-20 | 1983-09-20 | Ｃｍｏｓ水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064507A true JPS6064507A (ja) | 1985-04-13 |
Family
ID=15959080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17336783A Pending JPS6064507A (ja) | 1983-09-20 | 1983-09-20 | Ｃｍｏｓ水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018180378A (ja) * | 2017-04-17 | 2018-11-15 | ラピスセミコンダクタ株式会社 | 出力回路、データ線ドライバ及び表示装置 |
-
1983
- 1983-09-20 JP JP17336783A patent/JPS6064507A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018180378A (ja) * | 2017-04-17 | 2018-11-15 | ラピスセミコンダクタ株式会社 | 出力回路、データ線ドライバ及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100502A (en) | Class B FET amplifier circuit | |
| JPS6329854B2 (ja) | ||
| JPH08288804A (ja) | 比較器回路 | |
| JP3464372B2 (ja) | 発振器 | |
| US4211985A (en) | Crystal oscillator using a class B complementary MIS amplifier | |
| JPS6064507A (ja) | Ｃｍｏｓ水晶発振回路 | |
| US20050035807A1 (en) | Level down converter | |
| JPS63276316A (ja) | 発振回路 | |
| JP4218153B2 (ja) | 電圧検出回路 | |
| JPH0846508A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JPH03238513A (ja) | バイアス回路 | |
| JP2901608B2 (ja) | リング発振回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| JPH06161581A (ja) | 定電圧発生回路 | |
| JPS5994904A (ja) | バイアス発生回路 | |
| JPH03227115A (ja) | 半導体集積回路 | |
| JPH0789605B2 (ja) | Ｍｏｓ増幅回路 | |
| JP3077197B2 (ja) | 半導体装置 | |
| JP2001016050A (ja) | 演算増幅器 | |
| JPH066623Y2 (ja) | シユミツト回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH1065460A (ja) | 演算増幅器 |