JPS6063964A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS6063964A JPS6063964A JP15827084A JP15827084A JPS6063964A JP S6063964 A JPS6063964 A JP S6063964A JP 15827084 A JP15827084 A JP 15827084A JP 15827084 A JP15827084 A JP 15827084A JP S6063964 A JPS6063964 A JP S6063964A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- junction
- emitter layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010931 gold Substances 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 5
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサイリスタに係り、特にスイッチング性能の
向上を計ったサイリスタに関するものである。
向上を計ったサイリスタに関するものである。
サイリスクはｄ、ｉ／ｄ ｔ ｌ１１１駅を向−］二さ
せたり、ターン刈ン損失を減じ、ターンオンひろがりを
速くして、パルス通電能力あるいは高周波通電能力を高
めるために補助サイリスタ構造を導入してターンオン増
幅機能をもだせる方式がしばしば用いられている。
せたり、ターン刈ン損失を減じ、ターンオンひろがりを
速くして、パルス通電能力あるいは高周波通電能力を高
めるために補助サイリスタ構造を導入してターンオン増
幅機能をもだせる方式がしばしば用いられている。
第１図は補助サイリスタを有するサイリスタの代表的−
例を断面とともに示す模式斜視図である０このサイリス
タ（１）は、Ｐ形の第１エミツタ（ＰＢ）層（２）、Ｎ
形の第１ベース（ＮＢ）層（３）およびＰ形の第２状に
Ｎ形の第２エミツタ（Ｎ、）層（６１と、その環状の内
側に小環状にＮ形のｔ！ｆ、３工ミツタ層（７）とが形
成されている。そして、サイリスタウェーハ這５）のＮ
８層（６）側の第１の主面（８）上には上記Ｎ、層（６
）に電気的に接続されたカソード電極（９）と、第３エ
ミッタ層（７）およびその外周の２８層（４）にわたっ
て電気的に接続された補助サイリスタ電ｗ（１０）と、
上記第３エミッタ層（７）に囲まれた部分のＰＢ層（４
）に電気的に接続さノ１．た制御電極（１１１とが形成
され、サイリスタウェーハ・（５）の２８層（２）側の
第２の主面（２）上には、この６層（２）に電気的に接
続してアノード電ＷｉＱ葎が形成されているＯそして、
カソード電極（９）、制御電極（ｌυおよびアノード電
極θ１からはそれぞれカソード甫極端子に１制御電極端
子Ｇおよびアノード電極端子Ａ（以下それぞれｒＫＪ
、ｒＣ）ＪおよびｒＡＪと略称する０ ）が引出されて
いる。このサイリスタウェーハ（５）はＮ８層（６）に
対応する環状部分からなる主サイリスタ領域（１）とこ
れに囲まれた補助サイリスタ領域（Ｉｔ）とにわけられ
る。
例を断面とともに示す模式斜視図である０このサイリス
タ（１）は、Ｐ形の第１エミツタ（ＰＢ）層（２）、Ｎ
形の第１ベース（ＮＢ）層（３）およびＰ形の第２状に
Ｎ形の第２エミツタ（Ｎ、）層（６１と、その環状の内
側に小環状にＮ形のｔ！ｆ、３工ミツタ層（７）とが形
成されている。そして、サイリスタウェーハ這５）のＮ
８層（６）側の第１の主面（８）上には上記Ｎ、層（６
）に電気的に接続されたカソード電極（９）と、第３エ
ミッタ層（７）およびその外周の２８層（４）にわたっ
て電気的に接続された補助サイリスタ電ｗ（１０）と、
上記第３エミッタ層（７）に囲まれた部分のＰＢ層（４
）に電気的に接続さノ１．た制御電極（１１１とが形成
され、サイリスタウェーハ・（５）の２８層（２）側の
第２の主面（２）上には、この６層（２）に電気的に接
続してアノード電ＷｉＱ葎が形成されているＯそして、
カソード電極（９）、制御電極（ｌυおよびアノード電
極θ１からはそれぞれカソード甫極端子に１制御電極端
子Ｇおよびアノード電極端子Ａ（以下それぞれｒＫＪ
、ｒＣ）ＪおよびｒＡＪと略称する０ ）が引出されて
いる。このサイリスタウェーハ（５）はＮ８層（６）に
対応する環状部分からなる主サイリスタ領域（１）とこ
れに囲まれた補助サイリスタ領域（Ｉｔ）とにわけられ
る。
さて、このサイリスタ（１）のターンオン・スイッチン
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流１゜が流れ、
６層（２）、ＮＢ層（３）、２１１層（４）および第３
エミッタ層（７）の４層からなる補助サイリスタ領域（
川）がターンオンして、Ａ−アノード電極（１棟−２８
層（２） −ＮＢ層（３） −ＰＢ層（４）−第３エミ
ッタ層（７）−補助サイリスタ電極（ｆｉｌｌ −ＰＢ
層（４） −Ｎ□層（６）−カソード電極（９） −Ｋ
の径路を通って、制御電流１゜の１０倍以上の補助サイ
リスタ側流ＩＡが流れ、この電流へによって、主サイリ
スク領域（１）がターンオンして、Ａ−アノード電極（
至）−ＰＢ層（２）−１九層（３） −ＰＢ層（４１−
Ｎゎ層（６）−力ソード電極（９）−にの径路に主サイ
リスク電流ＩＭが流れる。このように、制御電流１゜が
増幅されて補助サイリスタ電流ＩＡとなり、これが主サ
イリスタ領域（１）をターンオンするので、初期ターン
オン領域が環状の第３エミッタ層（７）の内側接合面０
４）の近傍から、環状のＮ＋層（６）の内側接合面ＯＱ
の近傍へ急速にひろげられ、上述したようにこのサイリ
スタ（１）のターンオン・スイッチング性能が著しく改
善される。
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流１゜が流れ、
６層（２）、ＮＢ層（３）、２１１層（４）および第３
エミッタ層（７）の４層からなる補助サイリスタ領域（
川）がターンオンして、Ａ−アノード電極（１棟−２８
層（２） −ＮＢ層（３） −ＰＢ層（４）−第３エミ
ッタ層（７）−補助サイリスタ電極（ｆｉｌｌ −ＰＢ
層（４） −Ｎ□層（６）−カソード電極（９） −Ｋ
の径路を通って、制御電流１゜の１０倍以上の補助サイ
リスタ側流ＩＡが流れ、この電流へによって、主サイリ
スク領域（１）がターンオンして、Ａ−アノード電極（
至）−ＰＢ層（２）−１九層（３） −ＰＢ層（４１−
Ｎゎ層（６）−力ソード電極（９）−にの径路に主サイ
リスク電流ＩＭが流れる。このように、制御電流１゜が
増幅されて補助サイリスタ電流ＩＡとなり、これが主サ
イリスタ領域（１）をターンオンするので、初期ターン
オン領域が環状の第３エミッタ層（７）の内側接合面０
４）の近傍から、環状のＮ＋層（６）の内側接合面ＯＱ
の近傍へ急速にひろげられ、上述したようにこのサイリ
スタ（１）のターンオン・スイッチング性能が著しく改
善される。
このような補助サイリスタ機能をさらに大きくするだめ
の他のサイリスタ構造例を第２図に示す。
の他のサイリスタ構造例を第２図に示す。
この例のサイリスタ（１ａ）では、補助サイリスタ電極
（ｌｏａ）がカソード電極（９ａ）の中に指状に入り込
んだ形状になり、環状のＮ８層（６ａ）の内側接合面（
１５ａ）は上記指状の形に沿って長く設けられている。
（ｌｏａ）がカソード電極（９ａ）の中に指状に入り込
んだ形状になり、環状のＮ８層（６ａ）の内側接合面（
１５ａ）は上記指状の形に沿って長く設けられている。
従って、第１図について説明した初期ターンオン領域が
この指状の形に沿って広くなるので、ターンオン・スイ
ッチング性能は第１図の構造のものに比して一層向上す
る。
この指状の形に沿って広くなるので、ターンオン・スイ
ッチング性能は第１図の構造のものに比して一層向上す
る。
しかし、このような補助サイリスタ機能を有するサイリ
スタではターンオフ時に次に述べるような問題を生じる
。第３図はサイリスタのターンオフ時の電流電圧波形図
で、時刻ｔ。がら時刻ｔ１までのあいだ、Ａ−に間に電
流（ピーク値より）を流し、時刻ｔ、で外部回路で転流
を行い、時刻ｔ２でオン電流をしゃ断すると、サイリス
クには逆電圧■８が印加される。つぎに、外部回路によ
って時刻ｔ３からオフ電圧（上昇率ｄｖ、４ｔ 、ピー
ク値ｖ、）を印加する。とのとき、逆電圧印加時間＋４
’Ｔｏが充分長ければ、サイリスクはオフ状態を維持し
、ターンオフ・スイッチング動作は達成するが、時間Ｔ
ｏが所定時間Ｔ、より短い場合は、サイリスタはターン
オフを失敗してメツ状態に入らない。このターンオフ・
スイッチング動作に必要な所だ時間Ｔ、ヲターンオフ時
間と呼んでいる。ところで、オフ電圧上昇率ｄｖ／ｄｔ
はサイリスタを応用するに当って回路の簡素化、小形軽
揖化のためにも、高くすることが盲２ましい。しかし、
この−Ｊ−荷、 ｌ； ｄ、ｖ／ａｔの値が１．０ＯＶ
ｌｐθ以上になると、ターンオフ時間Ｔが長くなるとい
う問題があり、し２がも、前述したような、補助サイリ
スク構造をＭするサイリスクでは、ターンオフ時間Ｔｑ
のオフ札圧上昇率ａｖ／ｄｔへの依存性が一層強いこと
が判った。第４図の実糾曲線はこの依存性の一例を示す
特性曲線である０そして、この依存特性において、補助
サイリスタ領域（Ｉｆ）の面積（竿２ツ（の場合は指状
部分をも含む）の主サイリスタ領域（１）の面積に対す
る比が大きくなると、高いｄｖ／ｄｔ値でのターンオフ
時開Ｔ、が長くなることが実験的に判明した０第５図の
実線曲線はターンオフ時間Ｔ、と上記面積比との関係を
示す特性曲線である。これによれば、例えば補助サイリ
スク領域（１１）の面積を主サイリスタ領域（１）の面
積の２０係にしてターンオン・スイッチング特性を高め
た（ ａ１／ａｔｉ＠量： １００ＯＶｌｉｓ以上）サ
イリスタでは、面積比が５チの場合に比して、ｄｖ／ｄ
ｔが４００ｖ／ｌＬ日という工うに高いときのターンオ
フ時間が１５μｅ程度も長くなるという欠点があった。
スタではターンオフ時に次に述べるような問題を生じる
。第３図はサイリスタのターンオフ時の電流電圧波形図
で、時刻ｔ。がら時刻ｔ１までのあいだ、Ａ−に間に電
流（ピーク値より）を流し、時刻ｔ、で外部回路で転流
を行い、時刻ｔ２でオン電流をしゃ断すると、サイリス
クには逆電圧■８が印加される。つぎに、外部回路によ
って時刻ｔ３からオフ電圧（上昇率ｄｖ、４ｔ 、ピー
ク値ｖ、）を印加する。とのとき、逆電圧印加時間＋４
’Ｔｏが充分長ければ、サイリスクはオフ状態を維持し
、ターンオフ・スイッチング動作は達成するが、時間Ｔ
ｏが所定時間Ｔ、より短い場合は、サイリスタはターン
オフを失敗してメツ状態に入らない。このターンオフ・
スイッチング動作に必要な所だ時間Ｔ、ヲターンオフ時
間と呼んでいる。ところで、オフ電圧上昇率ｄｖ／ｄｔ
はサイリスタを応用するに当って回路の簡素化、小形軽
揖化のためにも、高くすることが盲２ましい。しかし、
この−Ｊ−荷、 ｌ； ｄ、ｖ／ａｔの値が１．０ＯＶ
ｌｐθ以上になると、ターンオフ時間Ｔが長くなるとい
う問題があり、し２がも、前述したような、補助サイリ
スク構造をＭするサイリスクでは、ターンオフ時間Ｔｑ
のオフ札圧上昇率ａｖ／ｄｔへの依存性が一層強いこと
が判った。第４図の実糾曲線はこの依存性の一例を示す
特性曲線である０そして、この依存特性において、補助
サイリスタ領域（Ｉｆ）の面積（竿２ツ（の場合は指状
部分をも含む）の主サイリスタ領域（１）の面積に対す
る比が大きくなると、高いｄｖ／ｄｔ値でのターンオフ
時開Ｔ、が長くなることが実験的に判明した０第５図の
実線曲線はターンオフ時間Ｔ、と上記面積比との関係を
示す特性曲線である。これによれば、例えば補助サイリ
スク領域（１１）の面積を主サイリスタ領域（１）の面
積の２０係にしてターンオン・スイッチング特性を高め
た（ ａ１／ａｔｉ＠量： １００ＯＶｌｉｓ以上）サ
イリスタでは、面積比が５チの場合に比して、ｄｖ／ｄ
ｔが４００ｖ／ｌＬ日という工うに高いときのターンオ
フ時間が１５μｅ程度も長くなるという欠点があった。
なお、第４図、第５図とも外径４０ｍｍ、耐圧１５００
Ｖ級のサイリスタについて測定したものである。
Ｖ級のサイリスタについて測定したものである。
ここで、ターンオフ時間Ｔ、のａｖ／ａｔ依存性につい
て若干の考察を加える０第１図において、ターンオフ時
に電圧上昇率ｄｖ／（］、ｔのオフ電圧が印加されると
、主サイリスタ領域（１）ではＮＢ層（３）、ＰＩ１層
（４）中の蓄積キャリアによる電流１ｒと、ＮＢ層（３
）とＰＢ層（４）との間の接合Ｊ２による変位電流１ｄ
とが流れる。一方、補助サイリスタ領域（ＩＩ）では、
王として接合Ｊ２による変位電流弓が流れる０この変位
電流１ｉは補助サイリスタ電極０■からＰＢ層（４）を
経由してＮ１１層（６）の内側接合面（以下「Ｎ０接合
」という）α０へ流入する０従って、補助サイリスク領
域（１）の面積が大きくなると、それに比例して変位電
流１工が大きくなり、Ｎｇ接合０均の近傍の注入電流を
増大させ、この部分て主サイリスクがターンオン条件を
満足させられるようになり、・ターンオフの完成に失敗
する。
て若干の考察を加える０第１図において、ターンオフ時
に電圧上昇率ｄｖ／（］、ｔのオフ電圧が印加されると
、主サイリスタ領域（１）ではＮＢ層（３）、ＰＩ１層
（４）中の蓄積キャリアによる電流１ｒと、ＮＢ層（３
）とＰＢ層（４）との間の接合Ｊ２による変位電流１ｄ
とが流れる。一方、補助サイリスタ領域（ＩＩ）では、
王として接合Ｊ２による変位電流弓が流れる０この変位
電流１ｉは補助サイリスタ電極０■からＰＢ層（４）を
経由してＮ１１層（６）の内側接合面（以下「Ｎ０接合
」という）α０へ流入する０従って、補助サイリスク領
域（１）の面積が大きくなると、それに比例して変位電
流１工が大きくなり、Ｎｇ接合０均の近傍の注入電流を
増大させ、この部分て主サイリスクがターンオン条件を
満足させられるようになり、・ターンオフの完成に失敗
する。
この発明は前述の従来装置の欠点と上記考察に鑑みてな
されたもので、Ｎ２接合Ｑ６）のキャリア注入効率を第
３エミッタ層（７）の内側接合面（以下「第３エミツタ
接合」という） （＋４１のそれより小さくすることに
よって、補助サイリスクによる増幅機能を損なうことな
く、ターンオフ時間に対するオフ電圧上昇率の影響の小
さいサイリスタを実現することを目的とするものである
。
されたもので、Ｎ２接合Ｑ６）のキャリア注入効率を第
３エミッタ層（７）の内側接合面（以下「第３エミツタ
接合」という） （＋４１のそれより小さくすることに
よって、補助サイリスクによる増幅機能を損なうことな
く、ターンオフ時間に対するオフ電圧上昇率の影響の小
さいサイリスタを実現することを目的とするものである
。
すなわち、この発明ではＮＲ層（６）の主面（８）へ露
出している部分に金などの重金属を選択的に拡散して、
ＮＢ接合０９部分のキャリア注入効率全低下さする方式
を採用した。まず、サイリスタウェーハ（５）を準備し
、上述のＮ８層（６）の主面（８）への露出すべき部分
を除いて全面をリンガラス層で覆い、８８０°Ｃの温度
で５分間金拡散し、その後にリンガラス層を除去しザイ
リスタウェーッ１（５）を８４０°Ｃの温度で２０分間
熱拡散させた結果、所望の特性のサイリスタが得もハシ
ｊ。
出している部分に金などの重金属を選択的に拡散して、
ＮＢ接合０９部分のキャリア注入効率全低下さする方式
を採用した。まず、サイリスタウェーハ（５）を準備し
、上述のＮ８層（６）の主面（８）への露出すべき部分
を除いて全面をリンガラス層で覆い、８８０°Ｃの温度
で５分間金拡散し、その後にリンガラス層を除去しザイ
リスタウェーッ１（５）を８４０°Ｃの温度で２０分間
熱拡散させた結果、所望の特性のサイリスタが得もハシ
ｊ。
このようにして得られた実施例サイリスタのターンオフ
時間Ｔのオフ電圧上昇率ｄｖ／ａｔ依存性を第４図に破
線で示す０第４図に実線で示した従来装置についての特
性と比較すると、その改善は明らかであり、オフ ？ｌ
’＋： 圧１昇率ａＶ／ｄ、ｔ カ５００Ｖ／μｓとい
う胤い値になっても、ターンオフ時間Ｔ、の増加はたか
だか５／ＩＳ程度である。
時間Ｔのオフ電圧上昇率ｄｖ／ａｔ依存性を第４図に破
線で示す０第４図に実線で示した従来装置についての特
性と比較すると、その改善は明らかであり、オフ ？ｌ
’＋： 圧１昇率ａＶ／ｄ、ｔ カ５００Ｖ／μｓとい
う胤い値になっても、ターンオフ時間Ｔ、の増加はたか
だか５／ＩＳ程度である。
つぎに、この実施例方式のものについて、補助サイ１１
スａＱ百ｖ （Ｕ）の而ｆ＆ふ主サイリスタ６百Ｍ（１
）の面積との比とターンオフ時間Ｔ、との関係は第５図
に破線で示す通りで、実線で示した従来装置についての
特性と比較するとその改善は顕著であり、応用上要望さ
れる５００〜１０００Ａ／μθというような大きいａｉ
／ａｔ耐量を確保するために、上記面積比を１０〜２０
％にしだ補助サイリスク付サイリスタをターンオフ時間
Ｔ、を長くすることなく実現できる。
スａＱ百ｖ （Ｕ）の而ｆ＆ふ主サイリスタ６百Ｍ（１
）の面積との比とターンオフ時間Ｔ、との関係は第５図
に破線で示す通りで、実線で示した従来装置についての
特性と比較するとその改善は顕著であり、応用上要望さ
れる５００〜１０００Ａ／μθというような大きいａｉ
／ａｔ耐量を確保するために、上記面積比を１０〜２０
％にしだ補助サイリスク付サイリスタをターンオフ時間
Ｔ、を長くすることなく実現できる。
なお、上記実施例において、Ｐ形部分とＮ形部分とを逆
にしても同様にこの発明は適用できることは勿論である
０ 以上詳述したように、この発明では、補助サイリスタ構
造を有するサイリスタにおいて、その第２エミッタ層の
接合の露出部近傍の表面に金などの重金属不純物を拡散
して第３エミツタ接合のキャリア注入効率よりも主サイ
リスタの第２エミツタ接合のキャリア注入効率を低くし
たので、このサイリスタのターンオフ時間のオフ電圧上
昇率依存性を補助サイリスタの機能を損うことｌ〈低下
させることができる。
にしても同様にこの発明は適用できることは勿論である
０ 以上詳述したように、この発明では、補助サイリスタ構
造を有するサイリスタにおいて、その第２エミッタ層の
接合の露出部近傍の表面に金などの重金属不純物を拡散
して第３エミツタ接合のキャリア注入効率よりも主サイ
リスタの第２エミツタ接合のキャリア注入効率を低くし
たので、このサイリスタのターンオフ時間のオフ電圧上
昇率依存性を補助サイリスタの機能を損うことｌ〈低下
させることができる。
第１図は補助サイリスタを有するサイリスタの従来例を
断面とともに示す模式斜視図、第２図は補助→ノ゛イリ
スタの機能をさらに大きくした従来のサイリスタの一例
を断面とともに示す模式斜視図、第３図はサイリスタの
ターンオフ時の電流電圧波形図、第４図は従来サイリス
タとこの発明になるサイリスタとのターンオフ時間のオ
フ電圧上昇率への依存性を示す特性曲線、第５Ｖは同じ
くターンオフ時間の補助サイリスタ領域と主サイリスタ
領域との面情比への依存性を示す特性図である。 し１において、（］） 、 （ｌａ）はサイリスタ、（
２）は第１伝導形の第１エミッタ層（ｐ、層）、（３）
は第２伝導形の第１ベース層（ＮＢ層） 、（４１は第
１伝導形の第２ベース層（ＰＢ層）、（５） 、 （５
ａ）はサイリスタウェーハ、（６） 、 （６ａ）は第
２伝導形の第２エミッタ層（ｌｑ、、）ｉｚ＊ ）、、
（７１は第２伝導形）第３エミッタ層、（９）。 （９ｎ）は第２の主電極（カソード電極）、（１（１１
、（１０ａ）は補助サイリスタ電極、（１υは制御電極
、（至）は第１の主７１ｒ、極（アノード電極） 、（
１，４１は第３エミツタ接合、Ｇｔ９１ （１５ａ）は
第２エミツタ接合である。 なお、図中同一符号は同一もしく１ｄ相当部分を示す０ 代理人 大 岩 増 雄 第１図 第２図 第３図
断面とともに示す模式斜視図、第２図は補助→ノ゛イリ
スタの機能をさらに大きくした従来のサイリスタの一例
を断面とともに示す模式斜視図、第３図はサイリスタの
ターンオフ時の電流電圧波形図、第４図は従来サイリス
タとこの発明になるサイリスタとのターンオフ時間のオ
フ電圧上昇率への依存性を示す特性曲線、第５Ｖは同じ
くターンオフ時間の補助サイリスタ領域と主サイリスタ
領域との面情比への依存性を示す特性図である。 し１において、（］） 、 （ｌａ）はサイリスタ、（
２）は第１伝導形の第１エミッタ層（ｐ、層）、（３）
は第２伝導形の第１ベース層（ＮＢ層） 、（４１は第
１伝導形の第２ベース層（ＰＢ層）、（５） 、 （５
ａ）はサイリスタウェーハ、（６） 、 （６ａ）は第
２伝導形の第２エミッタ層（ｌｑ、、）ｉｚ＊ ）、、
（７１は第２伝導形）第３エミッタ層、（９）。 （９ｎ）は第２の主電極（カソード電極）、（１（１１
、（１０ａ）は補助サイリスタ電極、（１υは制御電極
、（至）は第１の主７１ｒ、極（アノード電極） 、（
１，４１は第３エミツタ接合、Ｇｔ９１ （１５ａ）は
第２エミツタ接合である。 なお、図中同一符号は同一もしく１ｄ相当部分を示す０ 代理人 大 岩 増 雄 第１図 第２図 第３図
Claims (2)
- （１） 第１伝導形の第１エミッタ層と第２伝導形の第
１ペース層と第１伝導形の第２ベース層とが順次相接す
るように形成され、上記第２ベース層の表面部の一部に
形成された第２伝導形の第２エミッタ層と、上記第２ベ
ース層の表面部の他の一部に形成された第２伝導形の第
３エミッタ層と、上記第１エミツク層に電気的に接続さ
れた第１の主電極と、上記第２エミッタ層に電気的に接
続された第２の主電極と、上記第３エミッタ層およびそ
の近傍の」二記第２ベース層の部分に電気的に接続され
上記第２の主電極との間に上記第２エミッタ層の接合を
挾むように設けられた補助サイリスタ電極と、上記第２
ベース層の残りの部分に電気的に接続され上記補助サイ
リスタ電極との間に上記第３エミツタの接合を挾むよう
に設けられた制御電極とを備え、上記第２エミッタ層形
成部分に対応する主サイリスタ領域と残余の部分に対応
する補助サイリスタ領域とよシなるものにおいて、上記
第２エミッタ層の接合の露出部近傍の表面に金などの重
金属不純物を拡散して、上記第２エミッタ層の接合のキ
ャリア注入効率を上記第３エミッタ層の接合のキャリア
注入効率より低くなるようにしたことを特徴とするサイ
リスク。 - （２） 補助サイリスク領域の面積を主サイリスタ領域
の面積の１０チ以上になるようにした特許請求の範囲第
１項記載のサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827084A JPS6063964A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827084A JPS6063964A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11205678A Division JPS5538077A (en) | 1978-09-11 | 1978-09-11 | Thyrister |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063964A true JPS6063964A (ja) | 1985-04-12 |
Family
ID=15667935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15827084A Pending JPS6063964A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063964A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164381A (ja) * | 1974-12-02 | 1976-06-03 | Mitsubishi Electric Corp | Handotaikaiheisochi |
| JPS5166783A (ja) * | 1974-12-05 | 1976-06-09 | Mitsubishi Electric Corp | Handotaisochi |
| JPS51116683A (en) * | 1975-04-04 | 1976-10-14 | Mitsubishi Electric Corp | Semiconductor control unit |
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
-
1984
- 1984-07-28 JP JP15827084A patent/JPS6063964A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164381A (ja) * | 1974-12-02 | 1976-06-03 | Mitsubishi Electric Corp | Handotaikaiheisochi |
| JPS5166783A (ja) * | 1974-12-05 | 1976-06-09 | Mitsubishi Electric Corp | Handotaisochi |
| JPS51116683A (en) * | 1975-04-04 | 1976-10-14 | Mitsubishi Electric Corp | Semiconductor control unit |
| JPS5338988A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Manufacture of semiconductor control rectifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JPWO2004090990A1 (ja) | ゲートターンオフサイリスタ | |
| JPH0691244B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH0465552B2 (ja) | ||
| JPS6359272B2 (ja) | ||
| JPS6063964A (ja) | サイリスタ | |
| JPS59163865A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0640581B2 (ja) | スイツチング素子 | |
| JPS583388B2 (ja) | ハンドウタイソウチ | |
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0832049A (ja) | 半導体装置 | |
| JPS59163867A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS5814565A (ja) | 複合型トランジスタ | |
| JPS60143670A (ja) | サイリスタ | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JPS596071B2 (ja) | 逆導通サイリスタ | |
| JPS6146983B2 (ja) | ||
| JPS6043033B2 (ja) | 逆導通サイリスタの製造方法 | |
| JPH0479147B2 (ja) | ||
| JPH01165169A (ja) | ゲートターンオフサイリスタ | |
| JPS5931868B2 (ja) | ハンドウタイソウチ | |
| JPS6152586B2 (ja) |