JPS5814565A - 複合型トランジスタ - Google Patents
複合型トランジスタInfo
- Publication number
- JPS5814565A JPS5814565A JP56111959A JP11195981A JPS5814565A JP S5814565 A JPS5814565 A JP S5814565A JP 56111959 A JP56111959 A JP 56111959A JP 11195981 A JP11195981 A JP 11195981A JP S5814565 A JPS5814565 A JP S5814565A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- transistor
- diode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title abstract description 3
- 239000002131 composite material Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複合型トランジスタに関する。
電力用途に供されるトランジスタに於て１回路のインダ
クタンスに蓄えられたエネルギーのためトランジスタ動
作時に一般に過大電圧が発生し。
クタンスに蓄えられたエネルギーのためトランジスタ動
作時に一般に過大電圧が発生し。
このトランジスタを破壊に至らしめる場合がある。
これを紡ぐために、）ランジスタと逆並列にダイオード
を接続する方式即ちフリーホイーリングダイオード方式
がある。又、イ／パータ用途に於てトランジスタのスイ
ッチオフ時にトランジスタと逆方向に積極的に通電する
用途があり、トランジスタにダイオードを逆並列接続す
る必要がある。
を接続する方式即ちフリーホイーリングダイオード方式
がある。又、イ／パータ用途に於てトランジスタのスイ
ッチオフ時にトランジスタと逆方向に積極的に通電する
用途があり、トランジスタにダイオードを逆並列接続す
る必要がある。
ところでフリーホイーリングダイオード社１回路動作上
、ダイオード自身の逆回復特性として高速であることが
要求されるため、金尋の重金属を拡散してキャリア・ラ
イフタイムを制御する製法が一般に採用されて−る・一
方トランジスタはキャリア・ライフタイムが低下すると
電流増巾率が極端に低下し、増巾動作機能が損なわれて
しまうため、金等の重金属の拡散を行ってはならな−。
、ダイオード自身の逆回復特性として高速であることが
要求されるため、金尋の重金属を拡散してキャリア・ラ
イフタイムを制御する製法が一般に採用されて−る・一
方トランジスタはキャリア・ライフタイムが低下すると
電流増巾率が極端に低下し、増巾動作機能が損なわれて
しまうため、金等の重金属の拡散を行ってはならな−。
従って前記フリーホイーりングｌイオード内蔵型のトラ
ンジスタに於てはダイオード部分のみに選択的に重金属
拡散を行−、トランジスタ機能の損傷を避ける選択拡散
法が採用されて−るが、ダイオードに隣接したエミッタ
領域Ｋｄどうしても重金属の拡散を避けることができず
、このためこの領域のトランジスタ動作が損なわれてし
［へ部分的に不均一な状態を作り出してしまうことにな
りどうしても動作時に破壊しやすφ欠点を有してい友。
ンジスタに於てはダイオード部分のみに選択的に重金属
拡散を行−、トランジスタ機能の損傷を避ける選択拡散
法が採用されて−るが、ダイオードに隣接したエミッタ
領域Ｋｄどうしても重金属の拡散を避けることができず
、このためこの領域のトランジスタ動作が損なわれてし
［へ部分的に不均一な状態を作り出してしまうことにな
りどうしても動作時に破壊しやすφ欠点を有してい友。
本発明の目的は、このようなフリーホイーリングダイオ
ード内蔵型トランジスタに於て、前記の様な動作の不均
一をなくして破壊に強い新規な構造を有する複合型トラ
ンジスタを提供することにある。
ード内蔵型トランジスタに於て、前記の様な動作の不均
一をなくして破壊に強い新規な構造を有する複合型トラ
ンジスタを提供することにある。
本発明は、トランジスタとダイオードとが互φに通電方
向を逆にして接続されてなる複合型トランジスタに於て
、錬トランジスタと該ダイオードとが１つのチップに形
成され、該ダイオードと該トランジスタＯ工之ツタ領域
との間に該エミッタ領域と独立した分離領域を有すると
とを特徴とする複合型トランジスタである。
向を逆にして接続されてなる複合型トランジスタに於て
、錬トランジスタと該ダイオードとが１つのチップに形
成され、該ダイオードと該トランジスタＯ工之ツタ領域
との間に該エミッタ領域と独立した分離領域を有すると
とを特徴とする複合型トランジスタである。
次に図面を参照しながら１本発明の詳細な説明するＯ
本発明の詳細な説明する前に第１図（５１）乃至第１図
（Ｃ）を参照して従来の複合型Ｆランジスタチッら見た
とζろのエミッタ及びベースの電極パターンを示す平面
図、第１図（ｂ）ｔｉこＯチップの断面図第１図（Ｃ）
はこの、等価回路図である。このトランジスタは、Ｎ型
半導体基板ｌ〇一方から、ドナー不純物を高濃度に拡散
してＮ＋層即ちコレクタ層２を形成し、他方の面からア
クセプタ不純物を拡散してＰ層即ちベース層３を形成し
た後、ドナー不純物を所望ｔＨｓ分に選択的に拡散して
、Ｎ＋層即ちエミツタ層４と、該エミツタ層４に囲まれ
て表面に露出したーベース部分５及び該エミツタ層４を
取り囲んで表面に露出した他のベース部分を形成させ、
前記露出したベース部分５の表面に、金等の重金属を部
分的に蒸着した後、所定の温度処ｍｔ−行うことによっ
て露出したペース部分５上から中導体基板内部に重金属
を拡散して重金属拡散領域ｌＯを形成し、この部分５の
キャリア・ライフタイムを制御し、しかる後にコレクタ
Ｃ側に金属電極６を、エミッタＢ１１Ｋ金属電極７を、
ペース露出部５に金属電極８を蒸着することにより。
（Ｃ）を参照して従来の複合型Ｆランジスタチッら見た
とζろのエミッタ及びベースの電極パターンを示す平面
図、第１図（ｂ）ｔｉこＯチップの断面図第１図（Ｃ）
はこの、等価回路図である。このトランジスタは、Ｎ型
半導体基板ｌ〇一方から、ドナー不純物を高濃度に拡散
してＮ＋層即ちコレクタ層２を形成し、他方の面からア
クセプタ不純物を拡散してＰ層即ちベース層３を形成し
た後、ドナー不純物を所望ｔＨｓ分に選択的に拡散して
、Ｎ＋層即ちエミツタ層４と、該エミツタ層４に囲まれ
て表面に露出したーベース部分５及び該エミツタ層４を
取り囲んで表面に露出した他のベース部分を形成させ、
前記露出したベース部分５の表面に、金等の重金属を部
分的に蒸着した後、所定の温度処ｍｔ−行うことによっ
て露出したペース部分５上から中導体基板内部に重金属
を拡散して重金属拡散領域ｌＯを形成し、この部分５の
キャリア・ライフタイムを制御し、しかる後にコレクタ
Ｃ側に金属電極６を、エミッタＢ１１Ｋ金属電極７を、
ペース露出部５に金属電極８を蒸着することにより。
製作される・ベース露出部分５は、トランジスタの通電
方向に対して逆方向に通電可能な内蔵型ダイオード部５
′と表９．且つキャリア・ライフタイムが制御された回
復特性の速い高速型のものとなってｓ ｖｇ １図（Ｃ
）Ｋ示す等価回路図を構成する。とζろで、前記製作過
程に於て、ダイオード部ＦＪの全面に重金属を拡散させ
る場合、このダイオード５部を取り囲んで隣接するトラ
ンジスタ領域の工建ツタ層４にも、該重金属が拡散され
てしまうことは逃れ得なめし、基板内部に拡散するに従
って横方向にも広がるので重金属が拡散される領域ｌＯ
はトランジスタ内部にも広くラッパ状に形成されトラン
ジスタ領域と重なってしまう・更に、高濃子が捕えられ
やすくなるゲッタリング効果が作用するため１重金属濃
度がダイオード部５と同等以上になってしまう。以上の
結果、ダイオード部分５ Ｋ１１ｍ１するトランジスタ
部分のペース層３内の少数キャリア・ライフタイムが著
るしく低下し。
方向に対して逆方向に通電可能な内蔵型ダイオード部５
′と表９．且つキャリア・ライフタイムが制御された回
復特性の速い高速型のものとなってｓ ｖｇ １図（Ｃ
）Ｋ示す等価回路図を構成する。とζろで、前記製作過
程に於て、ダイオード部ＦＪの全面に重金属を拡散させ
る場合、このダイオード５部を取り囲んで隣接するトラ
ンジスタ領域の工建ツタ層４にも、該重金属が拡散され
てしまうことは逃れ得なめし、基板内部に拡散するに従
って横方向にも広がるので重金属が拡散される領域ｌＯ
はトランジスタ内部にも広くラッパ状に形成されトラン
ジスタ領域と重なってしまう・更に、高濃子が捕えられ
やすくなるゲッタリング効果が作用するため１重金属濃
度がダイオード部５と同等以上になってしまう。以上の
結果、ダイオード部分５ Ｋ１１ｍ１するトランジスタ
部分のペース層３内の少数キャリア・ライフタイムが著
るしく低下し。
この領域でのキャリア輸送効率βが下式により著しく低
下するＯ Ｌｍ ＝（ＤｍＸτ１１）■ ・−・・・・・−
・・・・・・・・・・・−（２）但し、Ｗ、：Ｐベース
幅 Ｄ−：電子の拡散係数 Ｔ、：電子のライフタイム 即ち、この部分の電流増巾率が低下すると共に。
下するＯ Ｌｍ ＝（ＤｍＸτ１１）■ ・−・・・・・−
・・・・・・・・・・・−（２）但し、Ｗ、：Ｐベース
幅 Ｄ−：電子の拡散係数 Ｔ、：電子のライフタイム 即ち、この部分の電流増巾率が低下すると共に。
結晶欠陥密度に依存してバラツキが生じ、トランジスタ
動作時の電流分布が一様でなくなり、発熱が不均一にな
って破壊の原因となる欠点を有して一九〇 本発明の実施例では、前記の如き欠点を除去して、破壊
耐量の大きな複合型トランジスタを得てｉる・ 第２図（ａ）は１本発明の実施例になる複合観トランジ
スタのチップの上面から見たエミッタ及びペースの電極
パター７平面図第２図−）はこのチップの断面図％第２
図（Ｃ）はこの勢価回路図である。こＯ複合型トランジ
スタは、前記の従来のトランジスタと同様にして、ＮＷ
ｌｉ半導体基板ｌの一方の側からドナー不純物を、他方
の側からアクセプタ不純物を拡散してコレクタ層２及び
ベース層３を形成した後、工之ツタ層４の拡散工程に於
て、このエミツタ層４から分離し且つこのエミツタ層に
囲まれ、ベース層３の露出部をとり囲むように形成され
た分離領域１２ｔ、ドナー不純物の拡散によりエミツタ
層４と同時に形成される。しかる後に分離領域１２とエ
ンツタ層４とに囲まれたベース層の露出部を電気的に絶
縁するため、エミツタ層４と分離領域１２の表面に重な
る様にして絶縁膜１１を配置する。絶縁＠１ｌＶｉ、通
常半導体基板の酸化膜が利用されるが、熱的に安定な材
料であればそれ以外の絶縁物であっても良い・こ０結果
形成されるベース層の露出部５は、従来の複合型トラン
ジスタの場合と同じくダイオード部５″となり、このダ
イオード部５＠はペース−３の内部で前記の分離領域１
２により、トランジスタ部のエミツタ層４から構造的に
分離され、且つベース層３Ｏ内部に従来よりも大きな値
の分離抵抗９＠を等価的に形成する。ダイオード部５＠
には高速化するために重金属を拡散するが、この時に前
記分離領域１２の存在が効果を発揮する。即ち金等の重
金属をダイオード部５に熱拡散させる際、隣接する分離
領域１２にも高濃度に拡散されるが、トランジスタ部の
エミツタ層４とは独立して形成されていると同時に前述
のゲッタリング効果のため重金属の横方向への拡散を阻
止し、エミツタ層４には重金属の拡散の影響が全くない
口重金属の縦方向への拡散は従来と同様にラッパ状に拡
がるが、分離領域１２とエミツタ層４との間には表面に
絶縁膜１１ｔ−有する絶縁されたベース層が存在するた
め１重金属の拡散領域ｌＯの影響を最小限に抑えること
が可能となり、このためトランジスタの電流増巾率が低
下するようなことはない。トランジスタチップは１重金
属拡散終了後、従来と同様にしてコレクタ電極６．エミ
ッタ電極７及びペース電極８ｔ−蒸着形成されて完成す
る。このように、本発明の実施例になる複合型トランジ
スタは、トランジスタ部分のキャリア・・ライフタイム
を均一な状態に維持することが出来るので、増巾動作が
全面に渡って均一であるため破壊に強い。
動作時の電流分布が一様でなくなり、発熱が不均一にな
って破壊の原因となる欠点を有して一九〇 本発明の実施例では、前記の如き欠点を除去して、破壊
耐量の大きな複合型トランジスタを得てｉる・ 第２図（ａ）は１本発明の実施例になる複合観トランジ
スタのチップの上面から見たエミッタ及びペースの電極
パター７平面図第２図−）はこのチップの断面図％第２
図（Ｃ）はこの勢価回路図である。こＯ複合型トランジ
スタは、前記の従来のトランジスタと同様にして、ＮＷ
ｌｉ半導体基板ｌの一方の側からドナー不純物を、他方
の側からアクセプタ不純物を拡散してコレクタ層２及び
ベース層３を形成した後、工之ツタ層４の拡散工程に於
て、このエミツタ層４から分離し且つこのエミツタ層に
囲まれ、ベース層３の露出部をとり囲むように形成され
た分離領域１２ｔ、ドナー不純物の拡散によりエミツタ
層４と同時に形成される。しかる後に分離領域１２とエ
ンツタ層４とに囲まれたベース層の露出部を電気的に絶
縁するため、エミツタ層４と分離領域１２の表面に重な
る様にして絶縁膜１１を配置する。絶縁＠１ｌＶｉ、通
常半導体基板の酸化膜が利用されるが、熱的に安定な材
料であればそれ以外の絶縁物であっても良い・こ０結果
形成されるベース層の露出部５は、従来の複合型トラン
ジスタの場合と同じくダイオード部５″となり、このダ
イオード部５＠はペース−３の内部で前記の分離領域１
２により、トランジスタ部のエミツタ層４から構造的に
分離され、且つベース層３Ｏ内部に従来よりも大きな値
の分離抵抗９＠を等価的に形成する。ダイオード部５＠
には高速化するために重金属を拡散するが、この時に前
記分離領域１２の存在が効果を発揮する。即ち金等の重
金属をダイオード部５に熱拡散させる際、隣接する分離
領域１２にも高濃度に拡散されるが、トランジスタ部の
エミツタ層４とは独立して形成されていると同時に前述
のゲッタリング効果のため重金属の横方向への拡散を阻
止し、エミツタ層４には重金属の拡散の影響が全くない
口重金属の縦方向への拡散は従来と同様にラッパ状に拡
がるが、分離領域１２とエミツタ層４との間には表面に
絶縁膜１１ｔ−有する絶縁されたベース層が存在するた
め１重金属の拡散領域ｌＯの影響を最小限に抑えること
が可能となり、このためトランジスタの電流増巾率が低
下するようなことはない。トランジスタチップは１重金
属拡散終了後、従来と同様にしてコレクタ電極６．エミ
ッタ電極７及びペース電極８ｔ−蒸着形成されて完成す
る。このように、本発明の実施例になる複合型トランジ
スタは、トランジスタ部分のキャリア・・ライフタイム
を均一な状態に維持することが出来るので、増巾動作が
全面に渡って均一であるため破壊に強い。
第３図及び第４図（ａ）、第４図（ｂ）は本発明の他の
実施例及びさらに他の実施例を示す図であって。
実施例及びさらに他の実施例を示す図であって。
このうち第３図はプレーナ型の複合トランジスタの断面
図、第４図（ａ）は高速ダーリントン接続型複合型トラ
ンジスタの実施例の断面図であって、第４図（ｂ）ｒｊ
、その等価回路である。第３図では、ペース層３．Ｎ型
の半導体基板ｌとが上主面Ｋまで達して−る点及びエミ
ツタ層４の断面が略対称的である点等が第２図（ｂ）と
相違する。第４図（ａ）では。
図、第４図（ａ）は高速ダーリントン接続型複合型トラ
ンジスタの実施例の断面図であって、第４図（ｂ）ｒｊ
、その等価回路である。第３図では、ペース層３．Ｎ型
の半導体基板ｌとが上主面Ｋまで達して−る点及びエミ
ツタ層４の断面が略対称的である点等が第２図（ｂ）と
相違する。第４図（ａ）では。
左、側に前段のトランジスタがあり、右側に前記ダイオ
ードを有する後段のトランジスタが設けられて−る。
ードを有する後段のトランジスタが設けられて−る。
本発明によればｉずれの実施例の場合であっても、トラ
ンジスタに逆並列接続されたフリーホイーリング・ダイ
オードの高速動作が可能であると共に、破壊耐量の大き
なトランジスタを実現することが可能である。
ンジスタに逆並列接続されたフリーホイーリング・ダイ
オードの高速動作が可能であると共に、破壊耐量の大き
なトランジスタを実現することが可能である。
尚、本発明の説明に当たり、半導体基体々してＮＷｉの
例を採用したが二Ｐ観の場合にはアクセプタ及びドナー
不純物を入れ替えることにより逆のタイプの複合型トラ
ンジスタを得ることが出来る。
例を採用したが二Ｐ観の場合にはアクセプタ及びドナー
不純物を入れ替えることにより逆のタイプの複合型トラ
ンジスタを得ることが出来る。
第１図（１）は従来の複合型トランジスタの平面図第１
図（ｂ）は第１図（ａ）ＯＡ−Ａ＠矢視断面図、第１図
（Ｃ）は第１図（ｂ）の等価回路図である。ＷＸ２図（
１）は本発明の一実施例の複合型トランジスタを示す平
面図、第２図（ｂ）は＠２図（ａ）ＯＢ −Ｂ ＠矢視
断面図、第２図（Ｃ）は第２図（ｂ）の等価回路図であ
る。第３図は本発明の他の実施例を示す断面図である。 第４図（ａ）は本発明のさらに他の実施例を示す断面図
。 第４図（ｂ）は第４図（１）の等価回路図である。 内因において、ｌ・・・・・・半導体基板、２・・・・
・・コレクタ層、３・・・・・・ベース層、４・・・・
・・エミッタ層、５・・・・・・ペース部分 ５１，５
＠、、・・・ダイオード部、６・・・・・・コレクタ電
極、７・・・・・・エミッタ電極、８・・・・・・ペー
ス電極、９，９°・・・・・・分離抵抗、１０・・・・
・・重金属拡散領域、１１・・・・・・絶縁膜、１２・
・・・・・外離領域、Ｂ・・・・・・ペース端子、Ｅ・
・・・・・エミッタ端子、Ｃ・・・・・・コレクタ端子
。 〉Ｌ １ じ］ＣＩ）ノ へ 茅ｚ＠ｒλ） す２図（ト〕 項ら ２ ℃７Ｊ ＜ｃフ 茅３目 寮 ＋ 昏り （ｂ）
図（ｂ）は第１図（ａ）ＯＡ−Ａ＠矢視断面図、第１図
（Ｃ）は第１図（ｂ）の等価回路図である。ＷＸ２図（
１）は本発明の一実施例の複合型トランジスタを示す平
面図、第２図（ｂ）は＠２図（ａ）ＯＢ −Ｂ ＠矢視
断面図、第２図（Ｃ）は第２図（ｂ）の等価回路図であ
る。第３図は本発明の他の実施例を示す断面図である。 第４図（ａ）は本発明のさらに他の実施例を示す断面図
。 第４図（ｂ）は第４図（１）の等価回路図である。 内因において、ｌ・・・・・・半導体基板、２・・・・
・・コレクタ層、３・・・・・・ベース層、４・・・・
・・エミッタ層、５・・・・・・ペース部分 ５１，５
＠、、・・・ダイオード部、６・・・・・・コレクタ電
極、７・・・・・・エミッタ電極、８・・・・・・ペー
ス電極、９，９°・・・・・・分離抵抗、１０・・・・
・・重金属拡散領域、１１・・・・・・絶縁膜、１２・
・・・・・外離領域、Ｂ・・・・・・ペース端子、Ｅ・
・・・・・エミッタ端子、Ｃ・・・・・・コレクタ端子
。 〉Ｌ １ じ］ＣＩ）ノ へ 茅ｚ＠ｒλ） す２図（ト〕 項ら ２ ℃７Ｊ ＜ｃフ 茅３目 寮 ＋ 昏り （ｂ）
Claims (1)
- トランジスタとダイオードを育−に通電方向を逆にして
接続されてなる複合型トランジスタに於て、錬ト２ンジ
スタと該ダ、イオードとがｌっのチップに形成され、該
ダイオードと該トランジスタの工よツタ領域との間に該
エミッタ領域と独立した分離領域を有することを特徴と
する複合型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111959A JPS5814565A (ja) | 1981-07-17 | 1981-07-17 | 複合型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111959A JPS5814565A (ja) | 1981-07-17 | 1981-07-17 | 複合型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814565A true JPS5814565A (ja) | 1983-01-27 |
Family
ID=14574434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111959A Pending JPS5814565A (ja) | 1981-07-17 | 1981-07-17 | 複合型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814565A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177775A (ja) * | 1985-02-01 | 1986-08-09 | Sanken Electric Co Ltd | トランジスタ |
| JPS61290207A (ja) * | 1985-06-17 | 1986-12-20 | Smc Corp | 複合アクチユエ−タ |
| JPH01118203U (ja) * | 1988-02-03 | 1989-08-10 | ||
| JPH0214803U (ja) * | 1988-07-13 | 1990-01-30 |
-
1981
- 1981-07-17 JP JP56111959A patent/JPS5814565A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177775A (ja) * | 1985-02-01 | 1986-08-09 | Sanken Electric Co Ltd | トランジスタ |
| JPS61290207A (ja) * | 1985-06-17 | 1986-12-20 | Smc Corp | 複合アクチユエ−タ |
| JPH01118203U (ja) * | 1988-02-03 | 1989-08-10 | ||
| JPH0214803U (ja) * | 1988-07-13 | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043032B2 (ja) | ゲートターンオフサイリスタ | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH0691263B2 (ja) | 半導体装置の製造方法 | |
| JPH0691244B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS607394B2 (ja) | 半導体制御素子 | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JPS62104156A (ja) | 電子半導体素子 | |
| JPS5814565A (ja) | 複合型トランジスタ | |
| US2945286A (en) | Diffusion transistor and method of making it | |
| JPH01149481A (ja) | ４層構成の電力半導体デバイス | |
| US3087100A (en) | Ohmic contacts to semiconductor devices | |
| JP2579928B2 (ja) | 半導体素子およびその製造方法 | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH10150004A (ja) | 半導体装置及びその製造方法 | |
| JPS63157477A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JPH09172167A (ja) | 半導体装置 | |
| JPH02291171A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JPH025307B2 (ja) | ||
| JPH0551184B2 (ja) | ||
| JPS62163372A (ja) | 電界効果型半導体装置 | |
| JPS63127571A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPH0526772Y2 (ja) | ||
| JPH05347406A (ja) | アノードヘテロ接合構造型半導体装置 | |
| JPS596071B2 (ja) | 逆導通サイリスタ |