JPS6058647A - 樹脂封止体 - Google Patents

樹脂封止体

Info

Publication number
JPS6058647A
JPS6058647A JP58166626A JP16662683A JPS6058647A JP S6058647 A JPS6058647 A JP S6058647A JP 58166626 A JP58166626 A JP 58166626A JP 16662683 A JP16662683 A JP 16662683A JP S6058647 A JPS6058647 A JP S6058647A
Authority
JP
Japan
Prior art keywords
resin
molded
header
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58166626A
Other languages
English (en)
Inventor
Minoru Suda
須田　実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58166626A priority Critical patent/JPS6058647A/ja
Publication of JPS6058647A publication Critical patent/JPS6058647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はレジンモールド技術、特に耐湿性を必要とする
レジンモールド技術に適用して有効な技術であり、たと
えばレジンモールド型半導体装置の製造に適用して有効
な技術である。
〔背景技術〕
レジンパッケージ型半導体装置の一つとして、電子材料
誌１９８１年１１月号４２〜４６頁にも記載されている
。
すなわち、金属板のヘッダの主面に半導体素子（チップ
）が固定されるとともに、ヘッダの上部に位置するリー
ドの内端とチップの電極とがワイヤで接続されている。
さらに、ヘッダの主面側がレジンでモールドされ、前記
チップ、ワイヤ、リード内端部分がレジンで被われたＴ
Ｏ−２２０型のパワートランジスタが知られている。
しかし、このような構造のトランジスタは耐湿性が極端
に悪くなる場合が生じるということが本発明者によって
あきらかとされた。
すなわち、ＴＯ−２２０型のトランジスタのレジンモー
ルドにあっては、第１図に示すように、ヘッダ１の主面
に半導体素子（チップ）２を固定したリードフレーム３
を用意した後、このリードフレーム３を図示しないトラ
ンスファモールド装置によってモールドする。リードフ
レーム３はチップ取付部４と取付孔５を有する固定部６
とからなるヘッダ１、平行に延在する３本のリード７、
これらリード７を連結する外枠８およびダム片９かもな
っている。また、３本のり一ド７はヘッダｌの主面より
も一段高い位置にあり、中央のり−ド７の内端は下方に
屈曲してヘッダ１の一端に連結されている。また、両側
のリード７の内端はヘッダｌの上部に位置している。そ
して、ヘッダ１のチップ取付部４にはチップ２が固定さ
れている。
また、チップ２の電極と両側のり−ド７の内端とはワイ
ヤ１０で電気的に接続されている。
そして、レジンモールド時には、たとえばレジン１１は
第１図の二点鎖線で示すように、ヘッダｌの固定部６側
から注入されてモールドが行なわれる。この際リードフ
レーム３を挾持するモールド型によって形成されたキャ
ピテイ１２内に流入されたレジン１１はキャビティ１２
内を順次流れて行くが、第２図に示すように、ヘッダ１
の端を外れる部分では中央リード７の立ち上がり部（屈
曲部）１３があることから、レジン１１の流れは左右に
二叉に分かれる。その後、レジン１１はレジンの流れの
影となる中央リード７の立ち上がり部１３背面に両側か
ら流れ込み、略中央部で両レジン流れ部は衝突し、キャ
ビティ１２内をレジ／１１で埋めることとなる。
しかし、このようなモールドのメカニズムでは、流れる
レジンの先端表面部は常に空気に触れるため、内部と比
較して硬化し易い状態にあり、一部はすでに変成し始め
てもいる。この結果、中央のり−ド７の背面における両
側から廻り込んだレジンの衝突界面では、両者は相互に
溶は合うことは少なく、第２図でその露出部分を線で示
すような物理的な境界１４が発生してしまう。この境界
１４は前述のように、流れ来るレジンの単なる衝突接触
であることから、界面は無数の微少な空隙の集まりとな
り、ヘッダへの外部からの水分の通り道となってしまう
。
〔発明の目的〕
本発明の目的は、レジンモールド時にレジンの流れの影
となる部分を有する構造のレジンモールド物において、
耐湿性の優れたレジンモールド物を提供することにある
。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明はレジンモールド時にレジンの流れの
影となる部分に被モールド物部分を廻り込むことな（直
接レジンが流れ込むように、前記形を形成することとな
る被モールド物部分にレジンが流れる孔からなるレジン
流路を設け、これによって直接形の部分にもレジンが流
れ込むようにし、短時間のうちに影の部分にレジンを各
所から流入させて分岐したレジン流れの合流によって隙
間列の発生を断ち、耐湿性の向上を達成するものである
。
〔実施例〕
第３図は本発明の一実施例によるＴＯ−２２０型トラン
ジスタのモールド状態を示す斜視図、第４図は同じく一
部拡大断面図、第５図は同じくトランジスタの斜視図で
ある。
この実施例では第３図に示すようなチップボンディング
およびワイヤボンディングされたリードフレームを用意
した後、レジンモールドを行なう。
リードフレーム３はチップ取付部４と取付孔５を有する
固定部６とからなるヘッダｌ、平行に延在する３本のリ
ード７、これらリード７を連結するガイド孔１５を有す
る外枠８およびダム片９からなっている。また、３本の
リード７はヘッダ１の主面よりも一段高い位置にあり、
中央のリード７の内端は下方に屈曲して立ち上がり部１
３を形成し、ヘッダ１の一端に連結されている。この実
施例ではヘッダ１とリード７とは厚さの異る繰形材で形
成しているが、ヘッダ１とリード７は同一厚さのもので
形成してもよい。また、ヘッダ１とリード等とはそれぞ
れ別の材料で形成した後、中央のリード７をヘッダ１に
接続固定する構造でもよい。また、前記中央のリード７
の立ち上がり部１３には第４図にも示すようにＶジン１
１が流れる通路となる孔からなる流路１６が設けられて
いる。
さらに、両側のリード７の内端はヘッダ１の上部に位置
している。
そして、ヘッダ１のチップ取付部４にはチップ２が固定
されている。また、チップ２の電極と両側のり−ドア０
内端とはワイヤ１ｏで接続されている。
レジンモールドにあっては、前記のリードフレームを図
示しないトランス７アモールド装置でモールドする。す
なわち、リードフレームはそ−ルド型に挾持されて被モ
ールド領域はモールド型のキャビティ１２によって形成
され、レジン１１がキャビティ１２内に注入（出入）さ
れる。レジン１１はサブランナ１７．ゲート１８を介し
てキャビティ１２内に流れ込み、ヘッダ主面を被うよう
ににしてキャビティ１２の奥に進む。奥深く入ったレジ
ン１１は中央のリード７に対して、このり−ド７の側部
を廻り込むに先立って、立ち上がり部１３に設けられた
流路１６を流れて直接レジン流れの影となる領域に流れ
込む。この結果、レジン流れの影となる領域には短時間
にかつ三方向からレジンが流れ込むため（第４図参照）
、Ｖジン１１は相互に溶は合い、各流れレジン間に物理
的境界ができにくくなる。
つぎに、レジンキュア後、このリードフレームをトラン
スファモールド装置から取り出し、不要なリードフレー
ム部分であるダム片９．外枠８の除去、不要なレジン部
分（グー）１８からサブランナ１７に亘る硬化レジン部
分）の除去を行ない、第５図に示すような外部表面にも
境界として表われることのないパッケージ部１９を有す
るｔランジスタを製造する。
〔効果〕
＋１１　本発明によれば、レジンモールド時にレジンの
流れの影になる領域に直接レジンが流れ込むよ５な流路
を設げであることから、レジンの流れの影になる領域に
は、短時間にかつ各方向からレジンが流れ込み、相互に
溶は合う。この結果、各方向から流れ込むレジン流れに
よる微小な空隙列からなる物理的界面の発生が防止でき
、耐湿性の向上が図れ、トランジスタの信頼度向上が図
れる。
特に信頼度向上の点について言及すれば、高温高湿高圧
試験（プレッシャ・クツ力・テスト）における歩留向上
が図れた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第６図に示
すように、レジンの流路１６をへヴダ１に設けても前記
同様に境界発生防止が図れる。また、この実施例では中
央のリード７に流路を設けないため、中央のり−１７０
強度が低下しないという効果も得られる。
Ｃ利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＴＯ−２２０型トラ
ンジスタ技術に適用した場合について説明したが、それ
に限定されるものではなく。
たとえば、他のレジンモールド型の半導体装置および電
子部品にも適用できる。少なくとも本発明はレジンモー
ルドを施す必要のあるレジンモールド品に対して適用可
能である。
【図面の簡単な説明】
第１図は従来のＴＯ−２２０型トランジスタの製造状態
を示す斜視図、 第２図は同じくトランジスタの衾１視図、第３図は本発
明の一実施例によるＴｏ−２２０型のトランジスタの製
造状態を示す斜視図、第４図は同じく一部拡大断面図、 第５図は同じくトランジスタの斜視図、第６図は他の実
施例による一部拡大断面図である。 １・・・ヘッダ、２・・・半導体素子（チップ）、３・
・・リードフレーム、４・・・チップ取付部、５・・・
取付孔、６・・・固定部、７・・・リード、８・・・外
枠、９・・・ダム片、１０・・・ワイヤ、１１由レジン
、１２・・・キャビティ、１３・・・立ち上がり部（屈
曲部）、１４・・・境界、１５・・・ガイド孔、１６・
・・流路、１７・・・サブランナ、１８・・・ゲート、
１９・・・パッケージ部。 第　１　図 第　４　図 第　５　図 第　６　図

Claims (1)

    【特許請求の範囲】
  1. １、被モールド物を、樹脂でモールドしてなる樹脂封止
    体であって、モールド時にレジンの流れの影となる部分
    を形成する被モールド物部分には前記流れの影の部分に
    尉詣を案内する流路が設けられていることを特徴とする
    樹脂封止体。
JP58166626A 1983-09-12 1983-09-12 樹脂封止体 Pending JPS6058647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58166626A JPS6058647A (ja) 1983-09-12 1983-09-12 樹脂封止体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58166626A JPS6058647A (ja) 1983-09-12 1983-09-12 樹脂封止体

Publications (1)

Publication Number Publication Date
JPS6058647A true JPS6058647A (ja) 1985-04-04

Family

ID=15834772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58166626A Pending JPS6058647A (ja) 1983-09-12 1983-09-12 樹脂封止体

Country Status (1)

Country Link
JP (1) JPS6058647A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package

Similar Documents

Publication Publication Date Title
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US6001672A (en) Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
EP0454440B1 (en) Method of encapsulating a semiconductor device
US5214846A (en) Packaging of semiconductor chips
JP3226628B2 (ja) テープキャリア、それを用いた半導体装置及びその製造方法
JPS6058647A (ja) 樹脂封止体
TW202120292A (zh) 樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及引線框
JP2973901B2 (ja) 半導体樹脂封止用金型
JP3747991B2 (ja) 半導体装置の製造方法
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3501935B2 (ja) 半導体装置の製造方法
JPH1027870A (ja) 半導体装置およびその製造方法
JPH098210A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH08162596A (ja) リードフレーム及び半導体装置
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
KR19990012316A (ko) 반도체 패키지의 몰딩 금형 장치
JPH0691118B2 (ja) 半導体装置およびその製造方法
JPH06177313A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH08156009A (ja) 樹脂モールド装置
JPS6245157A (ja) 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム
JPH06140550A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム