JPS605782A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS605782A JPS605782A JP58110882A JP11088283A JPS605782A JP S605782 A JPS605782 A JP S605782A JP 58110882 A JP58110882 A JP 58110882A JP 11088283 A JP11088283 A JP 11088283A JP S605782 A JPS605782 A JP S605782A
- Authority
- JP
- Japan
- Prior art keywords
- command value
- address
- oscillation
- value
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ発明の利用分野〕 ７
本発明はインバータ装置、特にデジタル制御を行なうイ
ンバータ装置の運転特性の改良に関するものである。
ンバータ装置の運転特性の改良に関するものである。
直流より交流出力を得るインバータ装置においては、イ
ンバータ装置の回路構成を簡単にし、し力）も各種の制
御特性を得るために、デジタル制御化が進められ、てい
る。しかし、制御回路のデジタル化に当たっては、コス
トとの絡みから内部処理のビット長を安易に増すことが
できない問題がある。すなわち、内部処理のビット長が
制限されると、ビット長で定まる分解能で各制御信号が
変化することになるため、連続して増減する目標値を定
めたにもかかわらず、実際のインバータ装置の出力電圧
あるいは出力周波数は段階的に変化することになる。こ
の段階的な出力電圧あるいは出カ苛波数の変化は、イン
バータ装置、あるいはこｎ。
ンバータ装置の回路構成を簡単にし、し力）も各種の制
御特性を得るために、デジタル制御化が進められ、てい
る。しかし、制御回路のデジタル化に当たっては、コス
トとの絡みから内部処理のビット長を安易に増すことが
できない問題がある。すなわち、内部処理のビット長が
制限されると、ビット長で定まる分解能で各制御信号が
変化することになるため、連続して増減する目標値を定
めたにもかかわらず、実際のインバータ装置の出力電圧
あるいは出力周波数は段階的に変化することになる。こ
の段階的な出力電圧あるいは出カ苛波数の変化は、イン
バータ装置、あるいはこｎ。
で接続した電動機より発生する騒音の段階（階調）内な
変化として端的に表われ、このような段階的τ音の変化
は連続して変化するものに比べ、概しＣ耳ざわりであす
、不快感を与えるものである。
変化として端的に表われ、このような段階的τ音の変化
は連続して変化するものに比べ、概しＣ耳ざわりであす
、不快感を与えるものである。
ｒ発明の目的〕
そこで本発明は、デジタル制御を行なうインバータ装置
において、内部処理のビット長を増すこきなく、耳ぎわ
すな騒音の発生を防止しようとするものである。
において、内部処理のビット長を増すこきなく、耳ぎわ
すな騒音の発生を防止しようとするものである。
すなわち本発明は、直流より交流出力を得る周波数変換
装置を備えるものにおいて、周波数変換装置の出力電圧
あるいは出力周波数などの発振条件に関する指命値の変
更を、デジタル制御系の分解能に沿って段階的に行なう
とき、変更前後の指令値を複数回繰返して出力する周波
数変換装置の発振指命手段を備え、耳ざわりな騒音の発
生を抑えたインバータ装置を提供するものである。
装置を備えるものにおいて、周波数変換装置の出力電圧
あるいは出力周波数などの発振条件に関する指命値の変
更を、デジタル制御系の分解能に沿って段階的に行なう
とき、変更前後の指令値を複数回繰返して出力する周波
数変換装置の発振指命手段を備え、耳ざわりな騒音の発
生を抑えたインバータ装置を提供するものである。
以下、本発明の一つの実施例を第１図〜第４図によって
説明する。第」図は実施例のインノ＜−タ装置の基本構
成を説明するためのブロック図であり、１は三相交流電
源Ｒ，，Ｓ、Ｔより直流電力を得るためのコンバータ部
、２は平滑コンデンサ３を介して入プルた直流電力を再
び交流電力に変換する周波数変換装置（以下単にインバ
ータ部と言う）、４は直流′電力の供給回路中に組み込
んだ電流検出用の抵抗、５は平滑コンデンサ３の過電圧
を検出する過電圧検出回路、６は直流電力の供給回路の
過電流を検出する過電流検出回路である。
説明する。第」図は実施例のインノ＜−タ装置の基本構
成を説明するためのブロック図であり、１は三相交流電
源Ｒ，，Ｓ、Ｔより直流電力を得るためのコンバータ部
、２は平滑コンデンサ３を介して入プルた直流電力を再
び交流電力に変換する周波数変換装置（以下単にインバ
ータ部と言う）、４は直流′電力の供給回路中に組み込
んだ電流検出用の抵抗、５は平滑コンデンサ３の過電圧
を検出する過電圧検出回路、６は直流電力の供給回路の
過電流を検出する過電流検出回路である。
７はインバータ装置の運転速度（出力周波数）を設定す
るための速度設定器、８は速度設定器７により定めたス
テップ状の目標値が電動機あるいはこｎ、に連結した負
荷装置の慣性量に応じてゆるやかに増・減−惟るよう調
整を行なう加減速時間調整同格である。９，１０．１１
は過電圧検出信号、過電流検出信号、運転速度の目標値
などを内部のテータバス１２に受け渡すためのＡ／Ｄ変
換器である。１３はメモリ１４内にあらかじめ記憶した
プログラムにしたがって各種演算処理を行なう中央演算
処理装置（以下ＣＰＵと言う）である。
るための速度設定器、８は速度設定器７により定めたス
テップ状の目標値が電動機あるいはこｎ、に連結した負
荷装置の慣性量に応じてゆるやかに増・減−惟るよう調
整を行なう加減速時間調整同格である。９，１０．１１
は過電圧検出信号、過電流検出信号、運転速度の目標値
などを内部のテータバス１２に受け渡すためのＡ／Ｄ変
換器である。１３はメモリ１４内にあらかじめ記憶した
プログラムにしたがって各種演算処理を行なう中央演算
処理装置（以下ＣＰＵと言う）である。
１５．１６．１７はそれぞれ搬送波作成回路、レベル決
定回路、パルス幅変調信号合成回路であり、信号の処理
形態を説明する上で便宜的に書き出したものであるが、
実際はメモリ１４内に記憶したプログラムに従いＣＰＵ
１３によって各種処理された変数データとしてメモリ１
４内に形成されるものである。すなわち、搬送波作成回
路１５（正確には搬送波作成プログラム）では、Ａ／Ｄ
変換器１１より取り込んだ目標値に応じた繰返し周期の
疑似三角波（階段状三角波）の瞬時値データを算出する
。レベル決定回路１６（正確にはレベル決定プログラム
）では、あらかじめメモＩ＋ １４内に記憶した電圧−
周波数テーブル（以下■−Ｆチーフルと言う）にＡ／Ｄ
変換器１１を通して取り込んだ目標値を対応させて電圧
値を読み出し、目標値に対応する周期、および読み出し
た電圧値に対応′？１″る振幅の疑似正弦波（階段状正
弦波）の瞬時値データを算出する。パルス幅変調信号合
成回路（パルス幅変調信号合成プログラム）では、搬送
波作成回路１５とレベル決定回路１６で算出した瞬時値
を入力し、レベル決定回路】６の瞬時値より搬送波作成
回路１５の瞬時値が小さな値を示すときインバータ部２
を構成′電る、例えばトランジスターのベース信号を算
出する。なお、図中には一相半波分の信号波形のみを示
したが、これは勿論、三相全渡分、すなわち６種類の信
号を作成してゆくものである。１８はパルス幅変調信号
合成回路１７の算出結果を読み出してインバータ部２を
構成するトランジスタ群のベース信号に増幅するベース
駆動回路である。なお、過電流検出回路６より直接ベー
ス駆動回路１８に加わるように構成してあり、過電流が
検出さ稍、たききはＣＰＵ１３の処理を待たず、ただち
にベース信号の出力を中止するよう構成している。
定回路、パルス幅変調信号合成回路であり、信号の処理
形態を説明する上で便宜的に書き出したものであるが、
実際はメモリ１４内に記憶したプログラムに従いＣＰＵ
１３によって各種処理された変数データとしてメモリ１
４内に形成されるものである。すなわち、搬送波作成回
路１５（正確には搬送波作成プログラム）では、Ａ／Ｄ
変換器１１より取り込んだ目標値に応じた繰返し周期の
疑似三角波（階段状三角波）の瞬時値データを算出する
。レベル決定回路１６（正確にはレベル決定プログラム
）では、あらかじめメモＩ＋ １４内に記憶した電圧−
周波数テーブル（以下■−Ｆチーフルと言う）にＡ／Ｄ
変換器１１を通して取り込んだ目標値を対応させて電圧
値を読み出し、目標値に対応する周期、および読み出し
た電圧値に対応′？１″る振幅の疑似正弦波（階段状正
弦波）の瞬時値データを算出する。パルス幅変調信号合
成回路（パルス幅変調信号合成プログラム）では、搬送
波作成回路１５とレベル決定回路１６で算出した瞬時値
を入力し、レベル決定回路】６の瞬時値より搬送波作成
回路１５の瞬時値が小さな値を示すときインバータ部２
を構成′電る、例えばトランジスターのベース信号を算
出する。なお、図中には一相半波分の信号波形のみを示
したが、これは勿論、三相全渡分、すなわち６種類の信
号を作成してゆくものである。１８はパルス幅変調信号
合成回路１７の算出結果を読み出してインバータ部２を
構成するトランジスタ群のベース信号に増幅するベース
駆動回路である。なお、過電流検出回路６より直接ベー
ス駆動回路１８に加わるように構成してあり、過電流が
検出さ稍、たききはＣＰＵ１３の処理を待たず、ただち
にベース信号の出力を中止するよう構成している。
さて、このようにインバータ部２の発振指命手段１９を
プログラム的に構成するもの、あるいは、この部分をカ
スタムＬＳＩで構成するもの、さらには他のアナログ回
路で構成するものはすでに公知である。
プログラム的に構成するもの、あるいは、この部分をカ
スタムＬＳＩで構成するもの、さらには他のアナログ回
路で構成するものはすでに公知である。
すなわち、本実施例ではさらに次のように構成したこさ
に特徴がある。これを第４図によって説明すると、目標
値が制御系の最小分解能を越えたとき（Ａ／Ｄ変換器１
１の出力信号の変化が識別できたとき）新しい指令値と
古い指令値を短時間の内に数回繰り返して出力し、これ
の後に新しい指令値を連続して出力するものである。こ
のような制御特性を得るため、実施例では第２図に示す
ようなプログラムがメモリ１４内に用意され、また、第
３図に示すような変数データエリアがメモＩＩ １４内
に確保され、ている。これを詳しく説明すると、第２図
に示すフローのプログラムが一定時間毎に（時分割的に
）実行され、ますＡ、／Ｄ変換器１１を介して運転速度
の目標値が読み込まれる。
に特徴がある。これを第４図によって説明すると、目標
値が制御系の最小分解能を越えたとき（Ａ／Ｄ変換器１
１の出力信号の変化が識別できたとき）新しい指令値と
古い指令値を短時間の内に数回繰り返して出力し、これ
の後に新しい指令値を連続して出力するものである。こ
のような制御特性を得るため、実施例では第２図に示す
ようなプログラムがメモリ１４内に用意され、また、第
３図に示すような変数データエリアがメモＩＩ １４内
に確保され、ている。これを詳しく説明すると、第２図
に示すフローのプログラムが一定時間毎に（時分割的に
）実行され、ますＡ、／Ｄ変換器１１を介して運転速度
の目標値が読み込まれる。
このサンプリングさｎ、た目標値は第３図に示す例えば
ＤＤ０１番地に記憶される。この目標値は現在出力され
ている運転指令値の基準きなる現指令値（ＤＤＯ３番地
に記憶されている指令速度、あるいは発振周波数と対応
する値）と比較される。
ＤＤ０１番地に記憶される。この目標値は現在出力され
ている運転指令値の基準きなる現指令値（ＤＤＯ３番地
に記憶されている指令速度、あるいは発振周波数と対応
する値）と比較される。
この比較結果、両者が等しけ右、ば（目標値の変化がＡ
／Ｄ変換器１１の最小分解能に達していない）変速操作
は行なわわない。両者の大小判断により、目標値が増加
しているのであわばＤＤＯ６番地の加速フラグがセット
される。逆に目標値が減少しているのであればＤＤＯ７
番地の減速フラグがセットされる。さらに、両者の差の
大きさが比較され、この差が現指命値をＩＢｉ を分イ
ンクリメントあるいはデクリメントすることｌこより対
処できる大きさの範囲であれば、処理フローは図中ａ側
１こ流れる。処理フローがａ側に原石、た後、ＤＤＯ８
番地の振動フラグを参照し、このフラグがセットされ゛
ていなければ、次のステップで加速フラグ、および減速
フラグを参照し、加速フラグがセットされ、ている場合
はＤＤＯ３番地の現指令値が１回インクリメントされ、
このインクリメントされた値がＤＤＯ５番地の運転指令
値（指命速度あるいはインバータ部２の発振周波数と対
応する値）と１、て更新配憶される。逆に減速フラグが
セットされている場合はＤＤＯ：’（番地の現指令値が
１回デクリメントさＪり５、このデクリメントされた値
がＤＩ）０５番地の運転指令値として記憶される。運転
指令値が更新された後、ＤＤ０８番地の振動フラグがセ
ットされ、また、１）Ｄ０９番地のカウンタが１回イン
クリメントされる。この後、振動タイマ処理により第４
図上Δｔの持ち時間（更新後の運転指令値が連続して出
力される時間）が実行され、ＤＩ）０９番地のカウンタ
内容が参照される。
／Ｄ変換器１１の最小分解能に達していない）変速操作
は行なわわない。両者の大小判断により、目標値が増加
しているのであわばＤＤＯ６番地の加速フラグがセット
される。逆に目標値が減少しているのであればＤＤＯ７
番地の減速フラグがセットされる。さらに、両者の差の
大きさが比較され、この差が現指命値をＩＢｉ を分イ
ンクリメントあるいはデクリメントすることｌこより対
処できる大きさの範囲であれば、処理フローは図中ａ側
１こ流れる。処理フローがａ側に原石、た後、ＤＤＯ８
番地の振動フラグを参照し、このフラグがセットされ゛
ていなければ、次のステップで加速フラグ、および減速
フラグを参照し、加速フラグがセットされ、ている場合
はＤＤＯ３番地の現指令値が１回インクリメントされ、
このインクリメントされた値がＤＤＯ５番地の運転指令
値（指命速度あるいはインバータ部２の発振周波数と対
応する値）と１、て更新配憶される。逆に減速フラグが
セットされている場合はＤＤＯ：’（番地の現指令値が
１回デクリメントさＪり５、このデクリメントされた値
がＤＩ）０５番地の運転指令値として記憶される。運転
指令値が更新された後、ＤＤ０８番地の振動フラグがセ
ットされ、また、１）Ｄ０９番地のカウンタが１回イン
クリメントされる。この後、振動タイマ処理により第４
図上Δｔの持ち時間（更新後の運転指令値が連続して出
力される時間）が実行され、ＤＩ）０９番地のカウンタ
内容が参照される。
カウンタ内容の参照により、撮動回数が不充分（実施例
では４回未満）である場合には図中すに沿った処理フロ
ーが実行される。ＤＤＯ３番地の現指令値は更新されて
いないために、処理フローは再びａ側に原石１、再度振
動フラグが参照される。
では４回未満）である場合には図中すに沿った処理フロ
ーが実行される。ＤＤＯ３番地の現指令値は更新されて
いないために、処理フローは再びａ側に原石１、再度振
動フラグが参照される。
すると、振動フラグはセットされているため、処理フロ
ーはさらにＣ側に流れ、ＤＤ０３番地の現指令値が再び
ＤＤＯ５番地の運転指命値として更新される。すなわち
、運転指令値は前回の更新前の旧運転指令値Ｉこ戻る。
ーはさらにＣ側に流れ、ＤＤ０３番地の現指令値が再び
ＤＤＯ５番地の運転指命値として更新される。すなわち
、運転指令値は前回の更新前の旧運転指令値Ｉこ戻る。
この後、ＤＤＱ８番地の振動フラグをリセットし、すで
に説明した処理フローを繰返す。このような処理が４回
繰返されるさ、処理フローはｄ側に流第１１、ＤＤ０６
番地の加速フラグ、およびＤＤ０７番地の減速フラグが
参照され、加速フラグがセットされている場合にはＤＤ
０３番地の現指令値が１回インクリメントされ、このイ
ンク１１メントされた値が新たな現指令値として更新さ
ｔ７る。逆に、減速フラグがセットされ７ている場合に
はＤＤＯ３番地の現指令値が１回デクリメントされ、こ
のデク１１メントされた値が、新たな現指令値として同
番地に更新される。
に説明した処理フローを繰返す。このような処理が４回
繰返されるさ、処理フローはｄ側に流第１１、ＤＤ０６
番地の加速フラグ、およびＤＤ０７番地の減速フラグが
参照され、加速フラグがセットされている場合にはＤＤ
０３番地の現指令値が１回インクリメントされ、このイ
ンク１１メントされた値が新たな現指令値として更新さ
ｔ７る。逆に、減速フラグがセットされ７ている場合に
はＤＤＯ３番地の現指令値が１回デクリメントされ、こ
のデク１１メントされた値が、新たな現指令値として同
番地に更新される。
現指令値更新の後は、ＤＤＯ９番地のカウンタが０クリ
アさね２、また、ＤＤＯ６番地、ＤＤＯ７番地の両フラ
グがリセットされ、再度前記処理が続けられる。
アさね２、また、ＤＤＯ６番地、ＤＤＯ７番地の両フラ
グがリセットされ、再度前記処理が続けられる。
目標値と現指令値を比較し、この差が大きい、すなわち
、第４図中にｆで示すように目標値の変化量が大きく、
すでに説明したような処理を続けたのでは目標値の変化
に追従できないと判断さゎた場合ｌこは、処理フローｅ
側を実行し、ＤＤ０３番地の現指令値さ１）ＤＯ５番地
の運転指令値る直ちに、更新するようにする。この場合
はサンプリングし、た目標値をそのままＤＤｏ３番地、
ＤＩ）Ｑ５番地に記憶するようにしても良いが、これで
は加減速によるショックが大きくなると思われる場合は
、ＤＤ０３番地の現指令値をＤＤ０６番地の加速フラグ
、ＤＤＱ７番地の減速フラグを参照し、２回インクリメ
ントあるいはデクリメント、さらには数回インクリメン
トあるいはデクリメントした値を新たな現指命値および
運転指命値として更新する。ＤＤｏ・３番地、ＤＤ０５
番地の両指令値を更新した後は、Ｄ’ＤＱ５番地、ＤＤ
ｏ７番地。
、第４図中にｆで示すように目標値の変化量が大きく、
すでに説明したような処理を続けたのでは目標値の変化
に追従できないと判断さゎた場合ｌこは、処理フローｅ
側を実行し、ＤＤ０３番地の現指令値さ１）ＤＯ５番地
の運転指令値る直ちに、更新するようにする。この場合
はサンプリングし、た目標値をそのままＤＤｏ３番地、
ＤＩ）Ｑ５番地に記憶するようにしても良いが、これで
は加減速によるショックが大きくなると思われる場合は
、ＤＤ０３番地の現指令値をＤＤ０６番地の加速フラグ
、ＤＤＱ７番地の減速フラグを参照し、２回インクリメ
ントあるいはデクリメント、さらには数回インクリメン
トあるいはデクリメントした値を新たな現指命値および
運転指命値として更新する。ＤＤｏ・３番地、ＤＤ０５
番地の両指令値を更新した後は、Ｄ’ＤＱ５番地、ＤＤ
ｏ７番地。
ＤＤＯ８番地の各フラグをリセットすると共に、ＤＤＯ
９番地のカウンタを０クリアし、すでに説明した処理を
続けるものである。
９番地のカウンタを０クリアし、すでに説明した処理を
続けるものである。
すなわち、第２図で説明した処理フロー（サブプログラ
ム）を実行しながら、別のサブプログラムでＤＤＯ：（
番地、ＤＤＯ５番地の指令値（周波数）に対応する指令
値（電圧）をメモリ１４に記憶したＶ−Ｆテーブルより
読み出してそわ、ぞれＤＤＯ２番地、、ＤＤ０４番地に
記憶する。さらに別のサブプログラムによりＤＤ０４番
地の運転指令値と電圧）、ＤＤ０５番地の運転指令値（
周波数）を読み出し、この両指命値を基に、すでに第１
図中で説明した搬送波作成プログラム、レベル決定プロ
クラム、パルス幅変調信号合成プログラムを実行するこ
とにより、第４図に示すような運転特性を持つインバー
タ装置を構成することができる。
ム）を実行しながら、別のサブプログラムでＤＤＯ：（
番地、ＤＤＯ５番地の指令値（周波数）に対応する指令
値（電圧）をメモリ１４に記憶したＶ−Ｆテーブルより
読み出してそわ、ぞれＤＤＯ２番地、、ＤＤ０４番地に
記憶する。さらに別のサブプログラムによりＤＤ０４番
地の運転指令値と電圧）、ＤＤ０５番地の運転指令値（
周波数）を読み出し、この両指命値を基に、すでに第１
図中で説明した搬送波作成プログラム、レベル決定プロ
クラム、パルス幅変調信号合成プログラムを実行するこ
とにより、第４図に示すような運転特性を持つインバー
タ装置を構成することができる。
このように、実施例においては、周波数変換装置（イン
バータ部）の発振条件に関する指命値の変更を行なうと
き、新指令値と旧指命値を複数回繰返して出力すること
により、明確な階調前（段階的な騒音の変化）の発生を
防ぐことができる。
バータ部）の発振条件に関する指命値の変更を行なうと
き、新指令値と旧指命値を複数回繰返して出力すること
により、明確な階調前（段階的な騒音の変化）の発生を
防ぐことができる。
したがって、実施例のインバータ装置は不快感を周囲に
与えることなく運転できるものである。
与えることなく運転できるものである。
さて、すでに説明した実施例では周波数および電圧に関
する両運転指令値を同時に振動させてゆく例について説
明したが、これは両運転指令値が交互に振動するよう構
成することもできる。また、第５図に示すように、指令
値の変更操作が進むに従い、変更後の指令値を出力する
期間ｔ１をしたいに長く、また、変更前の指令値を出力
する期間ｔ２をしだいに短くするよう構成することも可
能である。このようにするためには、すでに説明したカ
ウンタの内容と振動タイマの設定時間不記憶するテーブ
ルを設け、カウンタ内容により振動タイマの設定時間を
更新し、てゆくことが考えられる。
する両運転指令値を同時に振動させてゆく例について説
明したが、これは両運転指令値が交互に振動するよう構
成することもできる。また、第５図に示すように、指令
値の変更操作が進むに従い、変更後の指令値を出力する
期間ｔ１をしたいに長く、また、変更前の指令値を出力
する期間ｔ２をしだいに短くするよう構成することも可
能である。このようにするためには、すでに説明したカ
ウンタの内容と振動タイマの設定時間不記憶するテーブ
ルを設け、カウンタ内容により振動タイマの設定時間を
更新し、てゆくことが考えられる。
このような実施例によれば、さらになめらかなインバー
タ装置の加減速操作を行なうことができるものである。
タ装置の加減速操作を行なうことができるものである。
以上の説明から明らかなように本発明は直流より交流出
力を得る周波数変換装置を備えるものにおいて、周波数
変換装置の発振条件に関する指令値の変更を段階的に行
なうとき、変更前後の指令値を複数回繰返して出力する
周波数変換装置の発振指命手段を備えることにより、な
めらかなインバータ装置の加減速操作を行なうことがで
きるものである。
力を得る周波数変換装置を備えるものにおいて、周波数
変換装置の発振条件に関する指令値の変更を段階的に行
なうとき、変更前後の指令値を複数回繰返して出力する
周波数変換装置の発振指命手段を備えることにより、な
めらかなインバータ装置の加減速操作を行なうことがで
きるものである。
第１図は本発明の一つの実施例の構成を説明するための
ブロック図、第２図は実施例の動作を説明するためのフ
ローチャート、第３図は実施例装置のメモリマツプの一
部を示す図、第４図は実施例の制御特性を示すための図
、第５図は他の実施例の制御特性を説明するための図で
ある。 ２・周波数変換装置、１９・・・発振指令手段、ＤＤｏ
２・ＤＤｏ３・・変更前の指命値、ＤＤｏ４・ＤＤｏ５
・・・変更後の指命値、代理人 弁理士高 橋 明 夫 第 １ 図 揶２図 第 ３ 図
ブロック図、第２図は実施例の動作を説明するためのフ
ローチャート、第３図は実施例装置のメモリマツプの一
部を示す図、第４図は実施例の制御特性を示すための図
、第５図は他の実施例の制御特性を説明するための図で
ある。 ２・周波数変換装置、１９・・・発振指令手段、ＤＤｏ
２・ＤＤｏ３・・変更前の指命値、ＤＤｏ４・ＤＤｏ５
・・・変更後の指命値、代理人 弁理士高 橋 明 夫 第 １ 図 揶２図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、 直流より交流出力を得る周波数変換装置を備え、
前記周波数変換装置の発振条件に関する指令値の変更を
段階的に行なうものにおいて、変更前後の指令値を複数
回繰返して出力する前記周波数変換装置の発振指令手段
を備えたことを特徴とするインバータ装置。 ２ 前記特許請求の範囲第１項において、前記指令値の
変更操作が進むζこしたがい、前記変更前の指令値に対
し変更後の指令値が出力される期間をしだいに長く取る
前記発振指令手段を備えたこと ｊを特徴とするインバ
ータ装置。 １
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110882A JPS605782A (ja) | 1983-06-22 | 1983-06-22 | インバ−タ装置 |
| EP84107109A EP0130484A3 (en) | 1983-06-22 | 1984-06-20 | Inverter apparatus |
| US06/623,085 US4622628A (en) | 1983-06-22 | 1984-06-21 | PWM inverter apparatus with digital control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110882A JPS605782A (ja) | 1983-06-22 | 1983-06-22 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605782A true JPS605782A (ja) | 1985-01-12 |
| JPH0468867B2 JPH0468867B2 (ja) | 1992-11-04 |
Family
ID=14547080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110882A Granted JPS605782A (ja) | 1983-06-22 | 1983-06-22 | インバ−タ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4622628A (ja) |
| EP (1) | EP0130484A3 (ja) |
| JP (1) | JPS605782A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605782A (ja) * | 1983-06-22 | 1985-01-12 | Hitachi Ltd | インバ−タ装置 |
| US4783728A (en) * | 1986-04-29 | 1988-11-08 | Modular Power Corp. | Modular power supply with PLL control |
| US5307258A (en) * | 1986-06-03 | 1994-04-26 | Rolf Schmidhauser | Process for converting a first AC signal into a second AC signal and a converter for performing the process |
| CH669873A5 (ja) * | 1986-06-03 | 1989-04-14 | Rolf Schmidhauser Dipl Ing | |
| AU621868B2 (en) * | 1988-04-18 | 1992-03-26 | Daikin Industries, Ltd. | Pulse width modulation control unit of inverter |
| JP2821679B2 (ja) * | 1988-07-19 | 1998-11-05 | 株式会社日立製作所 | Ｐｗｍインバータのゲート信号発生方法および装置、ｐｗｍインバータ装置 |
| US5254937A (en) * | 1988-10-06 | 1993-10-19 | Canon Kabushiki Kaisha | Power supply control device having memory tables for providing a stabilized output |
| DE10055407A1 (de) * | 2000-11-09 | 2002-05-29 | Grundfos As | Die Erfindung betrifft ein Verfahren zum Betreiben eines frequenzumrichtergesteuerten Elektromotors sowie ein Motoraggregat mit integriertem Frequenzumrichtermotor |
| US7049771B2 (en) * | 2004-01-27 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Multi-phase carrier signal generator and multi-phase carrier signal generation method |
| US7049778B2 (en) * | 2004-02-09 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Inverter control apparatus and inverter control method |
| US8030861B2 (en) * | 2006-07-04 | 2011-10-04 | Nxp B.V. | Method for controlling a deceleration process of a DC motor and controller |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173377A (en) * | 1981-04-20 | 1982-10-25 | Toyo Electric Mfg Co Ltd | Controlling circuit for pulse width modulation type inverter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
| US4287463A (en) * | 1979-04-24 | 1981-09-01 | General Electric Company | Zero rotation and zero torque detector and method for an AC electric motor drive |
| JPS5725171A (en) * | 1980-07-22 | 1982-02-09 | Meidensha Electric Mfg Co Ltd | Pulse width modulation type inverter |
| US4500837A (en) * | 1981-01-15 | 1985-02-19 | Westinghouse Electric Corp. | Detection of DC content in an AC waveform |
| JPS57173376A (en) * | 1981-04-20 | 1982-10-25 | Toyo Electric Mfg Co Ltd | Controlling circuit for pulse width modulation type inverter |
| JPS6043757B2 (ja) * | 1981-05-06 | 1985-09-30 | 株式会社日立製作所 | 電動機の制御方法およびその制御装置 |
| JPS58103875A (ja) * | 1981-12-15 | 1983-06-21 | Hitachi Ltd | パルス幅変調インバータの出力電圧制御装置 |
| JPS605782A (ja) * | 1983-06-22 | 1985-01-12 | Hitachi Ltd | インバ−タ装置 |
-
1983
- 1983-06-22 JP JP58110882A patent/JPS605782A/ja active Granted
-
1984
- 1984-06-20 EP EP84107109A patent/EP0130484A3/en not_active Withdrawn
- 1984-06-21 US US06/623,085 patent/US4622628A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173377A (en) * | 1981-04-20 | 1982-10-25 | Toyo Electric Mfg Co Ltd | Controlling circuit for pulse width modulation type inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130484A2 (en) | 1985-01-09 |
| EP0130484A3 (en) | 1986-01-22 |
| US4622628A (en) | 1986-11-11 |
| JPH0468867B2 (ja) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| JPS605782A (ja) | インバ−タ装置 | |
| US4924168A (en) | Control apparatus for PWM-controlled, variable voltage/variable frequency inverters | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JP6961096B2 (ja) | インバータ装置 | |
| KR970072629A (ko) | Ac 전동기의 가변속도 제어 방법 및 장치 | |
| JPH1141982A (ja) | ３相インバ−タ装置及びその制御方法 | |
| JPS62123979A (ja) | ブラシレス直流モ−タ | |
| JP2874220B2 (ja) | 多重電流形インバータの制御方法 | |
| JPS58182495A (ja) | 電動機駆動用インバ−タ装置 | |
| JP2697201B2 (ja) | インバータにおける三相正弦波ｐｗｍの簡略演算方法 | |
| JP2705093B2 (ja) | インバータのパルス幅変調制御装置 | |
| EP0124619B1 (en) | Controller for ac motor | |
| JPH05103475A (ja) | インバータの正弦波近似ｐｗｍ信号発生装置 | |
| JP3064929B2 (ja) | 誘導電動機の制御方法 | |
| JP3100148B2 (ja) | 正弦波近似パルス幅変調信号発生装置 | |
| JPH09149654A (ja) | 電動機の交流制御装置 | |
| JPS63124773A (ja) | インバ−タ制御装置 | |
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| JPS6328277A (ja) | Ｐｗｍ信号発生回路 | |
| JPH0744843B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPH07114548B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPH10150790A (ja) | サーボモータの制御装置及び制御方法 | |
| JP2712605B2 (ja) | 誘導電動機の制御装置 | |
| JP2569724B2 (ja) | インバータのパルス幅変調制御装置 |