JPH07114548B2 - インバータのパルス幅変調制御装置 - Google Patents
インバータのパルス幅変調制御装置Info
- Publication number
- JPH07114548B2 JPH07114548B2 JP63132461A JP13246188A JPH07114548B2 JP H07114548 B2 JPH07114548 B2 JP H07114548B2 JP 63132461 A JP63132461 A JP 63132461A JP 13246188 A JP13246188 A JP 13246188A JP H07114548 B2 JPH07114548 B2 JP H07114548B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- tra
- trc
- divided
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
（従来の技術） 近年、高速スイッチング・デバイスとしてMOSFET（金属
酸化膜ゲート電界効果形トランジスタ）等の素子が現わ
れ、これをインバータのパルス幅変調に採用すれば、精
密な波形制御が可能になって、電磁騒音の低減や、モー
タ効率の上昇等の効果を得ることが可能になってきた。
酸化膜ゲート電界効果形トランジスタ）等の素子が現わ
れ、これをインバータのパルス幅変調に採用すれば、精
密な波形制御が可能になって、電磁騒音の低減や、モー
タ効率の上昇等の効果を得ることが可能になってきた。
そこで、従来、アナログ制御回路を設けたり、又はディ
ジタル回路の専用ハードウエアやDSP等の高速演算器を
用いて、高いキャリア周波数（例えば20KHz）によるパ
ルス幅変調制御を可能として、上記の電磁騒音等の低減
効果を確保するものが知られている。（例えば昭和62年
電気学会産業応用部門全国大会の予稿集の「高周波スイ
ッチングの汎用インバータへの適用」、発表者，岡土千
尋、等を参照）。
ジタル回路の専用ハードウエアやDSP等の高速演算器を
用いて、高いキャリア周波数（例えば20KHz）によるパ
ルス幅変調制御を可能として、上記の電磁騒音等の低減
効果を確保するものが知られている。（例えば昭和62年
電気学会産業応用部門全国大会の予稿集の「高周波スイ
ッチングの汎用インバータへの適用」、発表者，岡土千
尋、等を参照）。
（発明が解決しようとする課題） しかしながら、上記従来のものでは、回路が複雑である
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
そこで、安価で回路構成の簡易な１チップのマイクロコ
ンピュータ（以下、マイコンと略称する）を採用するこ
とが考えられるが、この考えでは、PWM制御パターンの
発生に必要な一連の処理に対してマイコンの演算時間が
長くて例えば200μＳ程度の時間を要し、キャリア周波
数にして最大でも5KHz程度に留まる。このため、高周波
（20KHz以上）のキャリア周波数によるパルス幅変調制
御は一般に困難である。
ンピュータ（以下、マイコンと略称する）を採用するこ
とが考えられるが、この考えでは、PWM制御パターンの
発生に必要な一連の処理に対してマイコンの演算時間が
長くて例えば200μＳ程度の時間を要し、キャリア周波
数にして最大でも5KHz程度に留まる。このため、高周波
（20KHz以上）のキャリア周波数によるパルス幅変調制
御は一般に困難である。
本発明は斯かる点に鑑みてなされたものであり、その目
的は、見掛け上、キャリア周波数を高めたに等しい状況
とすることにより、１チップマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
的は、見掛け上、キャリア周波数を高めたに等しい状況
とすることにより、１チップマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
（課題を解決するための手段） 以上の目的を達成するため、本発明では、PWM制御パタ
ーン（つまりインバータに備える複数個のスイッチング
素子のON時間）の発生アルゴリズムを変更し、PWM制御
パターンの演算時間（演算周期）が長くても、その演算
された各スイッチング素子のON時間を複数個のパルスに
分割して、等価的にキャリア周波数を上昇させている。
ーン（つまりインバータに備える複数個のスイッチング
素子のON時間）の発生アルゴリズムを変更し、PWM制御
パターンの演算時間（演算周期）が長くても、その演算
された各スイッチング素子のON時間を複数個のパルスに
分割して、等価的にキャリア周波数を上昇させている。
その場合、このようなパルス幅変調制御でモータを駆動
制御する場合、モータには一般的にトルクリップルが存
在するから、これを有効に低減するには、トルクリップ
ルが増大する時点でキャリア周波数を高めるべく、上記
スイッチング素子のON時間の分割数を多くすることが好
ましい。また、各スイッチング素子のON時間を等幅のパ
ルスに等分割するときには、第20図に示す如く、そのON
時間の大きな変化時にはこれに良好に対応しなくなるか
ら、第15図に示す如く不等幅のパルスに分割することが
好ましいが、この場合には、その分割数を高めると、第
17図に示す如く、更に信号波の再現性が向上する。
制御する場合、モータには一般的にトルクリップルが存
在するから、これを有効に低減するには、トルクリップ
ルが増大する時点でキャリア周波数を高めるべく、上記
スイッチング素子のON時間の分割数を多くすることが好
ましい。また、各スイッチング素子のON時間を等幅のパ
ルスに等分割するときには、第20図に示す如く、そのON
時間の大きな変化時にはこれに良好に対応しなくなるか
ら、第15図に示す如く不等幅のパルスに分割することが
好ましいが、この場合には、その分割数を高めると、第
17図に示す如く、更に信号波の再現性が向上する。
そのため、本発明では、スイッチング素子のON時間の分
割数を固定せず、適宜変更することにより、信号波の再
現性の向上を図りながら、等価的に十分に高いキャリア
周波数によるパルス幅変調制御を行うことにある。
割数を固定せず、適宜変更することにより、信号波の再
現性の向上を図りながら、等価的に十分に高いキャリア
周波数によるパルス幅変調制御を行うことにある。
その具体的な解決手段は、請求項（１）に係る発明で
は、第１図及び第２図に示す如く三相巻線（２）に接続
され、複数個のスイッチング素子（Tra）〜（Trc′）を
有するブリッジ回路（４）を備え、該ブリッジ回路
（４）の各スイッチング素子（Tra）〜（Trc′）のON/O
FF動作により直流をパルス幅変調して上記三相巻線
（２）に三相交流電圧を印加するようにしたインバータ
のパルス幅変調制御装置を前提とする。そして、第６
図、第７図、第13図及び第15図に示す如く、キャリア周
波数に応じた演算周期で上記各スイッチング素子（Tr
a）〜（Trc′）のON時間を演算する演算手段（10）と、
該演算手段（10）で演算された各スイッチング素子（Tr
a）〜（Trc′）のON時間を分割する分割数を上記三相巻
線（２）の電流に基くリップルに応じて設定し、その設
定した分割数で上記演算手段（10）で演算された各スイ
ッチング素子（Tra）〜（Trc′）のON時間を分割する分
割手段（11）で分割された複数個のパルスでもって上記
各スイッチング素子（Tra）〜（Trc′）をON制御する制
御手段（12）とを設ける構成としたものである。
は、第１図及び第２図に示す如く三相巻線（２）に接続
され、複数個のスイッチング素子（Tra）〜（Trc′）を
有するブリッジ回路（４）を備え、該ブリッジ回路
（４）の各スイッチング素子（Tra）〜（Trc′）のON/O
FF動作により直流をパルス幅変調して上記三相巻線
（２）に三相交流電圧を印加するようにしたインバータ
のパルス幅変調制御装置を前提とする。そして、第６
図、第７図、第13図及び第15図に示す如く、キャリア周
波数に応じた演算周期で上記各スイッチング素子（Tr
a）〜（Trc′）のON時間を演算する演算手段（10）と、
該演算手段（10）で演算された各スイッチング素子（Tr
a）〜（Trc′）のON時間を分割する分割数を上記三相巻
線（２）の電流に基くリップルに応じて設定し、その設
定した分割数で上記演算手段（10）で演算された各スイ
ッチング素子（Tra）〜（Trc′）のON時間を分割する分
割手段（11）で分割された複数個のパルスでもって上記
各スイッチング素子（Tra）〜（Trc′）をON制御する制
御手段（12）とを設ける構成としたものである。
また、本出願の請求項（２）では、上記の分割手段（1
1）に代えて、演算手段（10）で演算された各スイッチ
ング素子（Tra）〜（Trc′）のON時間を分割する分割数
を上記ON時間の変化率に応じて設定し、その設定した分
割数で上記演算手段（10）で演算された各スイッチング
素子（Tra）〜（Trc′）のON時間を分割する分割手段
（11′）としたものである。
1）に代えて、演算手段（10）で演算された各スイッチ
ング素子（Tra）〜（Trc′）のON時間を分割する分割数
を上記ON時間の変化率に応じて設定し、その設定した分
割数で上記演算手段（10）で演算された各スイッチング
素子（Tra）〜（Trc′）のON時間を分割する分割手段
（11′）としたものである。
（作用） 以上の構成により、本出願の請求項（１）及び請求項
（２）記載の発明では、キャリア周波数が通常値（例え
ば5KHz程度）の場合にも、各スイッチング素子（Tra）
〜（Trc′）のON時間（PWM制御パターン）は、演算手段
（10）でこのキャリア周波数に応じた演算周期毎に繰返
し演算されるが、この各スイッチング素子（Tra）〜（T
rc′）のON時間が分割手段（11），（11′）で複数個
（例えば４個）のパルスに分割されるので、この分割数
だけキャリア周波数が増倍されて、等価的に高いキャリ
ア周波数（例えば20KHz程度）でパルス幅変調制御が行
われたと同様の状況になる。その結果、この分割された
各々のパルスでもって各スイッチング素子（Tra）〜（T
rc′）が制御手段（12）でON制御されると、精密で正弦
波に近い出力波形が得られて、電磁騒音が有効に低減さ
れるとともに、モータ効率が効果的に上昇することにな
る。
（２）記載の発明では、キャリア周波数が通常値（例え
ば5KHz程度）の場合にも、各スイッチング素子（Tra）
〜（Trc′）のON時間（PWM制御パターン）は、演算手段
（10）でこのキャリア周波数に応じた演算周期毎に繰返
し演算されるが、この各スイッチング素子（Tra）〜（T
rc′）のON時間が分割手段（11），（11′）で複数個
（例えば４個）のパルスに分割されるので、この分割数
だけキャリア周波数が増倍されて、等価的に高いキャリ
ア周波数（例えば20KHz程度）でパルス幅変調制御が行
われたと同様の状況になる。その結果、この分割された
各々のパルスでもって各スイッチング素子（Tra）〜（T
rc′）が制御手段（12）でON制御されると、精密で正弦
波に近い出力波形が得られて、電磁騒音が有効に低減さ
れるとともに、モータ効率が効果的に上昇することにな
る。
ここに、パルス幅変調制御のキャリア周波数は通常値
（5KHz程度）であって、演算時間の長い１チップマイコ
ンでも十分にPWM制御パターンを演算できるので、高い
キャリア周波数によるパルス幅変調制御が低価格で簡易
な回路構成でもって行うことができることになる。
（5KHz程度）であって、演算時間の長い１チップマイコ
ンでも十分にPWM制御パターンを演算できるので、高い
キャリア周波数によるパルス幅変調制御が低価格で簡易
な回路構成でもって行うことができることになる。
さらに、分割手段（11）によるスイッチング素子（Tr
a）〜（Trc′）のON時間の分割は、三相巻線（２）の電
流に基くリップル、例えばトルクリップル、電流リップ
ル等に応じた複数個のパルスに分割されて、このリップ
ルの大の状況では、通常よりも多い分割数とできるの
で、この大リップルの状況でのキャリア周波数が充分に
高くなって、このリップルが有効に抑制される。
a）〜（Trc′）のON時間の分割は、三相巻線（２）の電
流に基くリップル、例えばトルクリップル、電流リップ
ル等に応じた複数個のパルスに分割されて、このリップ
ルの大の状況では、通常よりも多い分割数とできるの
で、この大リップルの状況でのキャリア周波数が充分に
高くなって、このリップルが有効に抑制される。
また、請求項（２）に係る発明では、各スイッチング素
子（Tra）〜（Trc′）のON時間の変化率に応じて分割数
が変更されて、このON時間の変化率が大きいときには分
割数を多くできるので、信号波の再現性を良好に確保す
ることができる。よって、信号波の波形の再現性の向上
を図りながら、等価的に十分に高いキャリア周波数によ
るパルス幅変調制御が可能になる。
子（Tra）〜（Trc′）のON時間の変化率に応じて分割数
が変更されて、このON時間の変化率が大きいときには分
割数を多くできるので、信号波の再現性を良好に確保す
ることができる。よって、信号波の波形の再現性の向上
を図りながら、等価的に十分に高いキャリア周波数によ
るパルス幅変調制御が可能になる。
（実施例） 以下、本発明の実施例を図面に基いて説明する。
第１図及び第２図は本発明に係るインバータのパルス幅
変調（以下PWMと略す）制御装置を示す。各図におい
て、（１）は３つの巻線（2a），（2b），（2c）をＹ接
続した三相巻線（２）を有する誘導電動機、（３）は該
誘導電動機（１）に接続された電圧形のインバータであ
って、該インバータ（３）には、上記誘導電動機（１）
の三相巻線（２）に接続されたトランジスタ・ブリッジ
回路（４）が備えられ、該ブリッジ回路（４）は、各々
還流ダイオード（Da）〜（Dc′）を有する複数個（６
個）のMOSFET等のトランジスタ（スイッチング素子）
（Tra），（Tra′），（Trb），（Trb′），（Trc），
（Trc′）を有する。而して、該インバータ（３）に
は、三相電源（５）の三相交流を整流する整流器（６）
から直流電圧が印加されている。
変調（以下PWMと略す）制御装置を示す。各図におい
て、（１）は３つの巻線（2a），（2b），（2c）をＹ接
続した三相巻線（２）を有する誘導電動機、（３）は該
誘導電動機（１）に接続された電圧形のインバータであ
って、該インバータ（３）には、上記誘導電動機（１）
の三相巻線（２）に接続されたトランジスタ・ブリッジ
回路（４）が備えられ、該ブリッジ回路（４）は、各々
還流ダイオード（Da）〜（Dc′）を有する複数個（６
個）のMOSFET等のトランジスタ（スイッチング素子）
（Tra），（Tra′），（Trb），（Trb′），（Trc），
（Trc′）を有する。而して、該インバータ（３）に
は、三相電源（５）の三相交流を整流する整流器（６）
から直流電圧が印加されている。
また、（８）は上記ブリッジ回路（４）の６個のトラン
ジスタ（Tra）〜（Trc′）のON時間、つまりPWM制御パ
ターンを形成する１チップのマイコンであって、該マイ
コン（８）には、上記各トランジスタ（Tra）〜（Tr
c′）をON/OFF作動させるベースドライバ（8a）が備え
られており、該マイコン（８）によるトランジスタ（Tr
a）〜（Trc′）のON/OFF制御により、直流をパルス幅変
調するようにしている。
ジスタ（Tra）〜（Trc′）のON時間、つまりPWM制御パ
ターンを形成する１チップのマイコンであって、該マイ
コン（８）には、上記各トランジスタ（Tra）〜（Tr
c′）をON/OFF作動させるベースドライバ（8a）が備え
られており、該マイコン（８）によるトランジスタ（Tr
a）〜（Trc′）のON/OFF制御により、直流をパルス幅変
調するようにしている。
而して、上記マイコン（８）の内部には、各トランジス
タ（Tra）〜（Trc′）のON時間（つまりPWM制御パター
ン）を演算する演算手段としてのON時間演算回路（10）
と、該ON時間演算回路（10）で演算された各トランジス
タ（Tra）〜（Trc′）のON時間を複数個のパルスに分割
する分割手段としての分割回路（11）と、該分割回路
（11）で分割されたパルスでもってベースドライバ（8
a）で各トランジスタ（Tra）〜（Trc′）をON制御する
制御手段してのパルス幅制御回路（12）とを内蔵してい
る。
タ（Tra）〜（Trc′）のON時間（つまりPWM制御パター
ン）を演算する演算手段としてのON時間演算回路（10）
と、該ON時間演算回路（10）で演算された各トランジス
タ（Tra）〜（Trc′）のON時間を複数個のパルスに分割
する分割手段としての分割回路（11）と、該分割回路
（11）で分割されたパルスでもってベースドライバ（8
a）で各トランジスタ（Tra）〜（Trc′）をON制御する
制御手段してのパルス幅制御回路（12）とを内蔵してい
る。
また、第１図において、（13）は上記誘導電動機（１）
のトルクリップルを検出するリップル検出回路、（14）
は上記マイコン（８）に内蔵され、予め上記誘導電動機
（１）に生じるトルクリップルの値に応じて上記分割回
路（11）のON時間の分割数Ｎの値が記憶された分割数テ
ーブルを有する分割数設定回路であって、該分割数設定
回路（14）の分割数Ｎは、トルクリップルが大きくなる
ほど段階的に大きくなるよう設定記憶されている。そし
て、上記リップル検出回路（13）で検出されたトルクリ
ップルの大きさに応じた分割数Ｎの値を上記分割数設定
回路（14）で読出し設定し、分割回路（11）に出力し
て、ON時間の分割に供するように構成されている。
のトルクリップルを検出するリップル検出回路、（14）
は上記マイコン（８）に内蔵され、予め上記誘導電動機
（１）に生じるトルクリップルの値に応じて上記分割回
路（11）のON時間の分割数Ｎの値が記憶された分割数テ
ーブルを有する分割数設定回路であって、該分割数設定
回路（14）の分割数Ｎは、トルクリップルが大きくなる
ほど段階的に大きくなるよう設定記憶されている。そし
て、上記リップル検出回路（13）で検出されたトルクリ
ップルの大きさに応じた分割数Ｎの値を上記分割数設定
回路（14）で読出し設定し、分割回路（11）に出力し
て、ON時間の分割に供するように構成されている。
次に、上記マイコン（８）によるPWM制御パターンの形
成について説明する。
成について説明する。
このPWM制御パターンの形成は、概説すると、出力電圧
の時間積分の軌跡を円軌跡に近づけるようPWM制御パタ
ーンを決定して行うものである。これを詳述するに、先
ず、インバータ（３）の出力端子の電位をva,vb,vc、三
相巻線（２）の中性点の電位をvnとし、また次式で定義
される出力電圧ベクトル 、及び該電圧ベクトル の時間積分 を考える。
の時間積分の軌跡を円軌跡に近づけるようPWM制御パタ
ーンを決定して行うものである。これを詳述するに、先
ず、インバータ（３）の出力端子の電位をva,vb,vc、三
相巻線（２）の中性点の電位をvnとし、また次式で定義
される出力電圧ベクトル 、及び該電圧ベクトル の時間積分 を考える。
今、誘導電動機（１）の三相巻線（２）に角周波数ωの
平衡三相電圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。
平衡三相電圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。
一方、電圧形インバータ（３）では、各相アーム中の何
れか一方のトランジスタは必ずON状態にあるから、便宜
上、＋側のON状態を「１」、−側のON状態を「０」で表
わし、ａ相、ｂ相、ｃ相の順に「101」、「011」等と表
記すると、インバータ（３）の状態は８通り存在する。
この各状態の電圧ベクトル （Ｐ＝０〜７）は、大きさが （Vdは整流器（６）の直流電圧）であり、その方向は、
第３図に示す方向となる。ここに、 で零ベクトルである。上記電圧ベクトルの時間積分 は であるから、インバータ（３）の駆動時の時間積分λＰ
は、電圧ベクトル の方向に の速度で動く（但し、零ベクトルの場合は停止する）。
れか一方のトランジスタは必ずON状態にあるから、便宜
上、＋側のON状態を「１」、−側のON状態を「０」で表
わし、ａ相、ｂ相、ｃ相の順に「101」、「011」等と表
記すると、インバータ（３）の状態は８通り存在する。
この各状態の電圧ベクトル （Ｐ＝０〜７）は、大きさが （Vdは整流器（６）の直流電圧）であり、その方向は、
第３図に示す方向となる。ここに、 で零ベクトルである。上記電圧ベクトルの時間積分 は であるから、インバータ（３）の駆動時の時間積分λＰ
は、電圧ベクトル の方向に の速度で動く（但し、零ベクトルの場合は停止する）。
以上から、電圧形インバータ（３）のPWM制御パターン
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Ｒの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。（指定半径Ｒは、基本波電圧
の線電圧の実効値をV1、角周波数をωとすると、Ｒ＝V1
/ω）である。
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Ｒの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。（指定半径Ｒは、基本波電圧
の線電圧の実効値をV1、角周波数をωとすると、Ｒ＝V1
/ω）である。
つまり、例えば第４図に示す如く、角度φが０≦φ≦π
/3の範囲では、電圧ベクトル 及び零ベクトル（例えば ）を用い、点POにて時間τＯだけ留まり（この状態を記
号゜で示す）、その後、 を時間τ４だけ取って点q1に達し、更に を時間τ６だけ取って点P1に到達する場合を考える。こ
の場合、ΔPOq1P1において、 であり、またτＯ＋τ４＋τ６＝TOであるから、上式を
解いて、期間TO内での電圧ベクトル を取る時間τ4,τ6,τＯが得られる。
/3の範囲では、電圧ベクトル 及び零ベクトル（例えば ）を用い、点POにて時間τＯだけ留まり（この状態を記
号゜で示す）、その後、 を時間τ４だけ取って点q1に達し、更に を時間τ６だけ取って点P1に到達する場合を考える。こ
の場合、ΔPOq1P1において、 であり、またτＯ＋τ４＋τ６＝TOであるから、上式を
解いて、期間TO内での電圧ベクトル を取る時間τ4,τ6,τＯが得られる。
τ4/TO＝kS・Sin（π/3−φＯ） τ6/TO＝kS・SinφＯ τO/TO＝１−kS・Sin（φＯ＋π/3） ……（３） ただし、kSは電圧制御率であって、 である。
上記の（３）式は角度φが０≦φ≦π/3の範囲での関係
式だが、他の区間では、インバータ（３）が対称三相の
動作を行うことから、次に示す第１表の如く各記号を置
換して、０≦φ≦２πの範囲での関係式が得られる。
式だが、他の区間では、インバータ（３）が対称三相の
動作を行うことから、次に示す第１表の如く各記号を置
換して、０≦φ≦２πの範囲での関係式が得られる。
次に、上記（３）式の電圧ベクトルの時間τに基いて各
トランジスタ（Tra）〜（Trc′）のON/OFFパターン（PW
M制御パターン）を求める。この場合、電圧ベクトルの
時間τとPWM制御パターンとの関係は、電圧ベクトルを
取る順序に応じて変化するから、今、簡単のため、各期
間TOでは同一パターンを繰返すと共に、各期間TO内での
トランジスタのON/OFF切換えは１度のみという制約条件
を加えると、PWM制御パターンは、第５図（イ）〜
（ニ）に示す４パターンに代表される（図中、τ＋は＋
側のトランジスタのON時間を、τ−は−側のトランジス
タのON時間を各々示す）。
トランジスタ（Tra）〜（Trc′）のON/OFFパターン（PW
M制御パターン）を求める。この場合、電圧ベクトルの
時間τとPWM制御パターンとの関係は、電圧ベクトルを
取る順序に応じて変化するから、今、簡単のため、各期
間TOでは同一パターンを繰返すと共に、各期間TO内での
トランジスタのON/OFF切換えは１度のみという制約条件
を加えると、PWM制御パターンは、第５図（イ）〜
（ニ）に示す４パターンに代表される（図中、τ＋は＋
側のトランジスタのON時間を、τ−は−側のトランジス
タのON時間を各々示す）。
本実施例では同図（イ）のPWM制御パターンを採用する
こととする。電圧形インバータ（３）では、PWM制御パ
ターンは、期間TOの最初にONするトランジスタの名称
と、これがOFFに転じる時間が分れば一意的に決定され
るから、上記（３）式及び第５図（イ）を参照して、PW
M制御パターンは角度φが０≦φ≦π/3の範囲では下記
式で決定される。
こととする。電圧形インバータ（３）では、PWM制御パ
ターンは、期間TOの最初にONするトランジスタの名称
と、これがOFFに転じる時間が分れば一意的に決定され
るから、上記（３）式及び第５図（イ）を参照して、PW
M制御パターンは角度φが０≦φ≦π/3の範囲では下記
式で決定される。
上記０≦φ≦π/3の範囲でのPWM制御パターンの関係式
（４）は、上記と同様にして各記号を置換すれば０≦φ
≦２πの範囲での関係式となる。
（４）は、上記と同様にして各記号を置換すれば０≦φ
≦２πの範囲での関係式となる。
次に、１チップマイコン（８）の動作を第６図及び第７
図の制御フローに基いて第８図を参照しつつ説明する。
図の制御フローに基いて第８図を参照しつつ説明する。
第６図の制御フローは、各トランジスタ（Tra）〜（Tr
c′）のON時間（PWM制御パターン）の演算フローであ
り、第７図の制御フローは実際に各トランジスタ（Tr
a）〜（Trc′）をON制御するフローである。先ず第６図
の制御フローから説明するに、該制御フローはキャリア
周波数（例えば5KHz）に応じた演算周期TO（例えば200
μＳ）毎に繰返し行われ、ステップSA1で出力電圧の位
相ωｔ（＝φＯ）及び出力電圧の振幅V1を入力した後、
ステップSA2で上記PWM制御パターンの関係式（４）に基
いて各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ
＋１）を演算する。
c′）のON時間（PWM制御パターン）の演算フローであ
り、第７図の制御フローは実際に各トランジスタ（Tr
a）〜（Trc′）をON制御するフローである。先ず第６図
の制御フローから説明するに、該制御フローはキャリア
周波数（例えば5KHz）に応じた演算周期TO（例えば200
μＳ）毎に繰返し行われ、ステップSA1で出力電圧の位
相ωｔ（＝φＯ）及び出力電圧の振幅V1を入力した後、
ステップSA2で上記PWM制御パターンの関係式（４）に基
いて各トランジスタ（Tra）〜（Trc′）のON時間τ（ｎ
＋１）を演算する。
しかる後、続いてステップSA3でトルクリップル検出回
路（13）（第１図参照）から受信するトルクリップル信
号の大きさに応じた分割数Ｎの値を分割数設定回路（1
4）でその内蔵テーブルから読出し、上記ステップSA2で
演算されたトランジスタ（Tra）〜（Trc′）のON時間τ
（ｎ＋１）をこの分割数値Ｎ（例えば４）で除して、こ
の各ON時間τ（ｎ＋１）を複数個Ｎ（４個）のパルス
τ′（ｎ＋１）（τ′（ｎ＋１）＝τ（ｎ＋１）/4）に
分割する。そして、ステップSA4でこの分割したパルス
τ（ｎ＋１）を第９図に示す如く各相１個（電圧型イン
バータでは各相アーム中の何れか一方のトランジスタは
必ずON状態にあるので、各相１個でよい）のスイッチン
グ時間レジスタに格納して、リターンする。
路（13）（第１図参照）から受信するトルクリップル信
号の大きさに応じた分割数Ｎの値を分割数設定回路（1
4）でその内蔵テーブルから読出し、上記ステップSA2で
演算されたトランジスタ（Tra）〜（Trc′）のON時間τ
（ｎ＋１）をこの分割数値Ｎ（例えば４）で除して、こ
の各ON時間τ（ｎ＋１）を複数個Ｎ（４個）のパルス
τ′（ｎ＋１）（τ′（ｎ＋１）＝τ（ｎ＋１）/4）に
分割する。そして、ステップSA4でこの分割したパルス
τ（ｎ＋１）を第９図に示す如く各相１個（電圧型イン
バータでは各相アーム中の何れか一方のトランジスタは
必ずON状態にあるので、各相１個でよい）のスイッチン
グ時間レジスタに格納して、リターンする。
また、第７図の制御フローは、その繰返し周期TO′が上
記第６図の演算周期TOよりも早く、上記ON時間τ（ｎ＋
１）の分割数Ｎに応じて、TO′＝TO/Nに設定されている
（尚、分割数Ｎは、除算がシフトのみで実行できるＮ＝
2m（ｍ＝1,2…）に選定するのが好ましい）。而して、
上記第６図の制御フローにて分割パルスτ′（ｎ＋１）
が各相のスイッチング時間レジスタに格納された後は、
第８図に示す如く、次の演算周期TO中で、ステップSB1
でスイッチング時間レジスタの内容を入力し、ステップ
SB2で周期TO′毎に分割パルスτ′（ｎ＋１）でもって
対応するトランジスタ（Tra）〜（Trc′）を繰返しON制
御してリターンすることを繰返す。
記第６図の演算周期TOよりも早く、上記ON時間τ（ｎ＋
１）の分割数Ｎに応じて、TO′＝TO/Nに設定されている
（尚、分割数Ｎは、除算がシフトのみで実行できるＮ＝
2m（ｍ＝1,2…）に選定するのが好ましい）。而して、
上記第６図の制御フローにて分割パルスτ′（ｎ＋１）
が各相のスイッチング時間レジスタに格納された後は、
第８図に示す如く、次の演算周期TO中で、ステップSB1
でスイッチング時間レジスタの内容を入力し、ステップ
SB2で周期TO′毎に分割パルスτ′（ｎ＋１）でもって
対応するトランジスタ（Tra）〜（Trc′）を繰返しON制
御してリターンすることを繰返す。
よって、第６図のPWM制御パターンの演算フローにおい
て、ステップSA1,SA2により、キャリア周波数（5KHz）
に応じた演算周期でもって上記PWM制御パターンの関係
式（４）に基いて各トランジスタ（スイッチング素子）
（Tra）〜（Trc′）のON時間τ（ｎ＋１）を演算するよ
うにした演算手段（10）を構成している。
て、ステップSA1,SA2により、キャリア周波数（5KHz）
に応じた演算周期でもって上記PWM制御パターンの関係
式（４）に基いて各トランジスタ（スイッチング素子）
（Tra）〜（Trc′）のON時間τ（ｎ＋１）を演算するよ
うにした演算手段（10）を構成している。
また、ステップSA3により、上記分割数設定回路（14）
の内蔵テーブルから誘導電動機（１）のトルクリップ
ル、つまり三相巻線（２）の電流に基くリップルに応じ
た分割数Ｎの値を読出し、この分割数Ｎでもって上記演
算手段（10）で演算された各トランジスタ（Tra）〜（T
rc′）のON時間τを該複数個Ｎのパルスに分割するよう
にした分割手段（11）を構成していると共に、上記第７
図の制御フローにより、上記分割手段（11）で分割され
た複数個Ｎの等幅パルスでもって各トランジスタ（Tr
a）〜（Trc′）をON制御するようにした制御手段（12）
を構成している。
の内蔵テーブルから誘導電動機（１）のトルクリップ
ル、つまり三相巻線（２）の電流に基くリップルに応じ
た分割数Ｎの値を読出し、この分割数Ｎでもって上記演
算手段（10）で演算された各トランジスタ（Tra）〜（T
rc′）のON時間τを該複数個Ｎのパルスに分割するよう
にした分割手段（11）を構成していると共に、上記第７
図の制御フローにより、上記分割手段（11）で分割され
た複数個Ｎの等幅パルスでもって各トランジスタ（Tr
a）〜（Trc′）をON制御するようにした制御手段（12）
を構成している。
したがって、上記実施例においては、PWM制御パターン
の演算フロー（第６図）でPWM制御パターンの関係式
（４）に基いて各トランジスタ（Tra）〜（Trc′）のON
時間τが演算手段（10）により演算された後、この各ON
時間τが分割手段（11）で複数個Ｎ（例えばＮ＝４）の
パルスτ′に分割されて、この分割パルスτ′がa,b,c
各相のスイッチング時間レジスタに格納される。
の演算フロー（第６図）でPWM制御パターンの関係式
（４）に基いて各トランジスタ（Tra）〜（Trc′）のON
時間τが演算手段（10）により演算された後、この各ON
時間τが分割手段（11）で複数個Ｎ（例えばＮ＝４）の
パルスτ′に分割されて、この分割パルスτ′がa,b,c
各相のスイッチング時間レジスタに格納される。
そして、その後の周期TOでは、第８図に示す如くこの期
間TOで再び上記の如く各トランジスタ（Tra）〜（Tr
c′）のON時間τの演算と、その分割が行われると共
に、この今回の期間TOで、そのTO/N（＝TO′）の周期毎
に、前の期間TOで求められたa,b,c各相のスイッチング
時間レジスタ内の分割パルスτ′でもって対応する各ト
ランジスタ（Tra）〜（Trc′）が制御手段（12）により
ON制御されるので、第21図に示す如き従来のもの（ON時
間を複数個のパルスに分割しないもの）に比べて、高周
波成分の周波数を高くでき、等価的にキャリア周波数を
ON時間の分割数Ｎ（Ｎ＝４）倍だけ増倍でき、元々のキ
ャリア周波数（5KHz）を高いキャリア周波数（20KHz）
に高めることができる。尚、第８図及び第21図には、各
相の＋側のトランジスタのON時間を演算する場合につい
て記してある。
間TOで再び上記の如く各トランジスタ（Tra）〜（Tr
c′）のON時間τの演算と、その分割が行われると共
に、この今回の期間TOで、そのTO/N（＝TO′）の周期毎
に、前の期間TOで求められたa,b,c各相のスイッチング
時間レジスタ内の分割パルスτ′でもって対応する各ト
ランジスタ（Tra）〜（Trc′）が制御手段（12）により
ON制御されるので、第21図に示す如き従来のもの（ON時
間を複数個のパルスに分割しないもの）に比べて、高周
波成分の周波数を高くでき、等価的にキャリア周波数を
ON時間の分割数Ｎ（Ｎ＝４）倍だけ増倍でき、元々のキ
ャリア周波数（5KHz）を高いキャリア周波数（20KHz）
に高めることができる。尚、第８図及び第21図には、各
相の＋側のトランジスタのON時間を演算する場合につい
て記してある。
ここに、元々のキャリア周波数（5KHz）、つまりON時間
の演算周期TO（200μＳ）は、１チップマイコン（８）
でも十分にPWM制御パターンを演算し得るのに十分な期
間であるので、１チップマイコン（８）を使用しなが
ら、高いキャリア周波数（20KHz程度）でのPWM制御を可
能として、低価格でかつ回路構成を簡易にしつつ、MOSF
ET等の高速スイッチング素子の能力を生かして誘導電動
機（１）への三相交流波形を精密に波形制御することが
でき、電動騒音の低減、モータ効率の上昇を図ることが
できる。
の演算周期TO（200μＳ）は、１チップマイコン（８）
でも十分にPWM制御パターンを演算し得るのに十分な期
間であるので、１チップマイコン（８）を使用しなが
ら、高いキャリア周波数（20KHz程度）でのPWM制御を可
能として、低価格でかつ回路構成を簡易にしつつ、MOSF
ET等の高速スイッチング素子の能力を生かして誘導電動
機（１）への三相交流波形を精密に波形制御することが
でき、電動騒音の低減、モータ効率の上昇を図ることが
できる。
また、従来と同程度のキャリア周波数（5KHz）で足りる
場合には、１チップマイコン（８）の演算時間を短縮で
き、PWM制御以外の処理能力の増強を図ることができ
る。
場合には、１チップマイコン（８）の演算時間を短縮で
き、PWM制御以外の処理能力の増強を図ることができ
る。
しかも、誘導電動機（１）の発生トルクには、一般に第
10図に示す如く、そのリップルが電気角でπ/3毎に大き
くなるが、このリップルがトルクリップル検出回路（1
3）で検出されて、このリップル値に応じた分割数Ｎが
分割数設定回路（14）で設定される。このことにより、
トルクリップルの大きい状況では、分割数Ｎは大きな値
に設定されて、分割手段（11）によるON時間の分割が、
トルクリップルの大きい状況の場合には、通常よりも多
く分割されて、キャリア周波数が等価的に十分高めら
れ、その結果、誘導電動機（１）のトルクリップルが有
効に抑制されて、ほぼ均一化されたトルクでもって誘導
電動機（１）が回転駆動されることになる。なお、分割
数Ｎは、第２図に示すような構成で第10図に基づいて予
め設定しておいてもよく、この場合は、トルクリップル
検出回路が省略できる。
10図に示す如く、そのリップルが電気角でπ/3毎に大き
くなるが、このリップルがトルクリップル検出回路（1
3）で検出されて、このリップル値に応じた分割数Ｎが
分割数設定回路（14）で設定される。このことにより、
トルクリップルの大きい状況では、分割数Ｎは大きな値
に設定されて、分割手段（11）によるON時間の分割が、
トルクリップルの大きい状況の場合には、通常よりも多
く分割されて、キャリア周波数が等価的に十分高めら
れ、その結果、誘導電動機（１）のトルクリップルが有
効に抑制されて、ほぼ均一化されたトルクでもって誘導
電動機（１）が回転駆動されることになる。なお、分割
数Ｎは、第２図に示すような構成で第10図に基づいて予
め設定しておいてもよく、この場合は、トルクリップル
検出回路が省略できる。
尚、上記実施例では、誘導電動機（１）のトルクリップ
ルに応じて各トランジスタ（Tra）〜（Trc′）のON時間
の分割数Ｎの値を変更したが、その他、三相巻線（２）
に通じる電流リップルや電圧リップルを抑制する場合に
は、各トランジスタ（Tra）〜（Trc′）のON時間の変化
率や信号波の位相を把握して、第11図に示す如くON時間
の変化率の大きい範囲で分割数Ｎを大に設定して、分割
パルス数を多くすれば上記と同様に電流リップルや電圧
リップルを有効に抑制することができる。
ルに応じて各トランジスタ（Tra）〜（Trc′）のON時間
の分割数Ｎの値を変更したが、その他、三相巻線（２）
に通じる電流リップルや電圧リップルを抑制する場合に
は、各トランジスタ（Tra）〜（Trc′）のON時間の変化
率や信号波の位相を把握して、第11図に示す如くON時間
の変化率の大きい範囲で分割数Ｎを大に設定して、分割
パルス数を多くすれば上記と同様に電流リップルや電圧
リップルを有効に抑制することができる。
第12図ないし第17図は第２の実施例を示し、上記実施例
では複数個の等幅パルスに分割したのに代え、各トラン
ジスタ（Tra）〜（Trc′）のON時間を複数個の不等幅パ
ルスに分割したものに適用したものである。
では複数個の等幅パルスに分割したのに代え、各トラン
ジスタ（Tra）〜（Trc′）のON時間を複数個の不等幅パ
ルスに分割したものに適用したものである。
つまり、この不等幅パルスへの分割は、期間TOでのトラ
ンジスタのON時間τ（ｎ）と、その次の期間TOでのON時
間τ（ｎ＋１）との間を線形補間（直線補間）して行う
ものである。而して、第12図に示す如く、ON時間演算回
路（10′）で演算した各トランジスタ（Tra）〜（Tr
c′）のON時間を、分割回路（11′）で複数個Ｎの不等
幅パルスに分割する場合には、この分割数Ｎの値を分割
数設定回路（14′）にて出力電圧の位相ωｔ（つまりON
時間の変化率）及び振幅V1に応じた分割数Ｎに設定する
こととする。ここに、PWM制御パターンの関係式（４）
から判るように、例えば角度φＯが０≦φＯ≦π/3の範
囲では、トランジスタのON時間τａは、第17図に示す如
くSin（φＯ＋π/3）の範囲にあって、そのON時間の変
化率が小さいので、分割パルス数が通常値の場合にも波
形の再現性を良好に確保できることから、分割数Ｎの値
を通常値（例えばＮ＝４）に設定する。また、トランジ
スタのON時間τｂは、SinφＯの範囲にあって、そのON
時間の変化率が大きいので、波形の再現性を良好に確保
すべく分割数Ｎの値を大きく（例えばＮ＝８）に設定す
る。そして、以上を考慮して、角度φＯを０≦φＯ≦２
πに拡大すべく、その全区間をπ/3毎に６区間に区切っ
て示すと、次の第２表の如くなる。而して、以上を考慮
して作成した分割数テーブルが予め該分割数設定回路
（14′）に記憶されている。
ンジスタのON時間τ（ｎ）と、その次の期間TOでのON時
間τ（ｎ＋１）との間を線形補間（直線補間）して行う
ものである。而して、第12図に示す如く、ON時間演算回
路（10′）で演算した各トランジスタ（Tra）〜（Tr
c′）のON時間を、分割回路（11′）で複数個Ｎの不等
幅パルスに分割する場合には、この分割数Ｎの値を分割
数設定回路（14′）にて出力電圧の位相ωｔ（つまりON
時間の変化率）及び振幅V1に応じた分割数Ｎに設定する
こととする。ここに、PWM制御パターンの関係式（４）
から判るように、例えば角度φＯが０≦φＯ≦π/3の範
囲では、トランジスタのON時間τａは、第17図に示す如
くSin（φＯ＋π/3）の範囲にあって、そのON時間の変
化率が小さいので、分割パルス数が通常値の場合にも波
形の再現性を良好に確保できることから、分割数Ｎの値
を通常値（例えばＮ＝４）に設定する。また、トランジ
スタのON時間τｂは、SinφＯの範囲にあって、そのON
時間の変化率が大きいので、波形の再現性を良好に確保
すべく分割数Ｎの値を大きく（例えばＮ＝８）に設定す
る。そして、以上を考慮して、角度φＯを０≦φＯ≦２
πに拡大すべく、その全区間をπ/3毎に６区間に区切っ
て示すと、次の第２表の如くなる。而して、以上を考慮
して作成した分割数テーブルが予め該分割数設定回路
（14′）に記憶されている。
次に、不等幅パルスへの分割を詳述する。第13図の制御
フローは、期間TO周期で演算処理され、ステップSC1で
出力電圧の位相ωｔ及び振幅V1を入力すると共に、ステ
ップSC2で前回の各トランジスタ（Tra）〜（Trc′）のO
N時間τ′（ｎ−１）（分割数Ｎで分割された分割パル
ス）の演算結果を入力する。
フローは、期間TO周期で演算処理され、ステップSC1で
出力電圧の位相ωｔ及び振幅V1を入力すると共に、ステ
ップSC2で前回の各トランジスタ（Tra）〜（Trc′）のO
N時間τ′（ｎ−１）（分割数Ｎで分割された分割パル
ス）の演算結果を入力する。
しかる後、ステップSC3でPWM制御パターンの関係式
（４）に基いて今回の各トランジスタ（Tra）〜（Tr
c′）のON時間τ（ｎ）を演算すると共に、上記読込ん
だ出力電圧の位相ωｔ及び振幅V1に応じた分割数Ｎの値
を分割数設定回路（14′）で読出し設定して、上記演算
したON時間τ（ｎ）からこの複数個Ｎに分割された分割
パルスτ′（ｎ）を算出する。その後、ステップSC4で
各トランジスタ（Tra）〜（Trc′）の分割パルスτ′の
前回と今回との差に応じて、前回の分割パルスτ′（ｎ
−１）の補間値Δτn-1を下記式に基いて算出する。
（４）に基いて今回の各トランジスタ（Tra）〜（Tr
c′）のON時間τ（ｎ）を演算すると共に、上記読込ん
だ出力電圧の位相ωｔ及び振幅V1に応じた分割数Ｎの値
を分割数設定回路（14′）で読出し設定して、上記演算
したON時間τ（ｎ）からこの複数個Ｎに分割された分割
パルスτ′（ｎ）を算出する。その後、ステップSC4で
各トランジスタ（Tra）〜（Trc′）の分割パルスτ′の
前回と今回との差に応じて、前回の分割パルスτ′（ｎ
−１）の補間値Δτn-1を下記式に基いて算出する。
Δτn-1＝｛τ′（ｎ）−τ′（ｎ−１）｝/N N;分割数 そして、前回の複数個Ｎの分割パルスτ′（ｎ−１）を
この補間値Δτn-1で漸次補間するよう、ステップSC5で
各分割パルスτ′（ｎ−１）に２番目のものから順次Δ
τn-1、２・Δτn-1、３・Δτn-1、４・Δτn-1…を加
算し、ステップSC6でこの各分割パルスを各相毎に複数
個Ｎ（Ｎ＝４）のスイッチング時間レジスタに各々格納
して、ステップSC7この各分割パルスτ′（ｎ−１）を
記憶して、リターンする。
この補間値Δτn-1で漸次補間するよう、ステップSC5で
各分割パルスτ′（ｎ−１）に２番目のものから順次Δ
τn-1、２・Δτn-1、３・Δτn-1、４・Δτn-1…を加
算し、ステップSC6でこの各分割パルスを各相毎に複数
個Ｎ（Ｎ＝４）のスイッチング時間レジスタに各々格納
して、ステップSC7この各分割パルスτ′（ｎ−１）を
記憶して、リターンする。
また、第14図の制御フローは、第15図に示す如く分割パ
ルスτ′を演算，記憶した期間TOから２期間TO目にこの
各分割パルスτ′で各トランジスタ（Tra）〜（Trc′）
をON制御するものであり、その制御周期TO′は、第13図
の制御フローの演算周期TOの1/N（Ｎは分割数）であ
る。
ルスτ′を演算，記憶した期間TOから２期間TO目にこの
各分割パルスτ′で各トランジスタ（Tra）〜（Trc′）
をON制御するものであり、その制御周期TO′は、第13図
の制御フローの演算周期TOの1/N（Ｎは分割数）であ
る。
該制御フローでは、ステップSD1で第16図に示す如く第
１番目のスイッチング時間レジスタに格納した各相毎の
分割パルスτ′を読込んだ後、ステップSD2でスイッチ
ング時間レジスタをシフトして、ステップSD3でその読
込んだ分割パルスτ′（ｎ−１）で各トランジスタ（Tr
a）〜（Trc′）をON制御してリターンし、以下、同様に
して制御周期TO′毎に順次第２番目、第３番目、第４番
目のスイッチング時間レジスタに格納した各相毎の分割
パルスを読込んで、各トランジスタ（Tra）〜（Trc′）
をON制御することを繰返す。
１番目のスイッチング時間レジスタに格納した各相毎の
分割パルスτ′を読込んだ後、ステップSD2でスイッチ
ング時間レジスタをシフトして、ステップSD3でその読
込んだ分割パルスτ′（ｎ−１）で各トランジスタ（Tr
a）〜（Trc′）をON制御してリターンし、以下、同様に
して制御周期TO′毎に順次第２番目、第３番目、第４番
目のスイッチング時間レジスタに格納した各相毎の分割
パルスを読込んで、各トランジスタ（Tra）〜（Trc′）
をON制御することを繰返す。
よって、第13図のPWM制御パターンの演算フローにおい
て、ステップSC2、SC4〜SC7により、演算手段（10）で
演算された各トランジスタ（Tra）〜（Trc′）のON時間
τを、該各トランジスタ（Tra）〜（Trc′）のON時間τ
の変化率が大きいほど大きな値に設定される分割数Ｎで
分割して、該ON時間τを複数個Ｎの不等幅パルス
｛τ′，（τ′＋Δτ），（τ′＋２・Δτ），（τ′
＋３・Δτ），（τ′＋４・Δτ）…｝に分割するよう
にした分割手段（11′）を構成している。
て、ステップSC2、SC4〜SC7により、演算手段（10）で
演算された各トランジスタ（Tra）〜（Trc′）のON時間
τを、該各トランジスタ（Tra）〜（Trc′）のON時間τ
の変化率が大きいほど大きな値に設定される分割数Ｎで
分割して、該ON時間τを複数個Ｎの不等幅パルス
｛τ′，（τ′＋Δτ），（τ′＋２・Δτ），（τ′
＋３・Δτ），（τ′＋４・Δτ）…｝に分割するよう
にした分割手段（11′）を構成している。
したがって、本実施例においては、分割手段（11′）に
よるON時間の分割が、第15図に示す如く不等幅パルスで
行われて、分割パルスτ′が最初の周期Ｔ′Ｏで出力さ
れると、次の周期Ｔ′Ｏではこの分割パルスよりも補間
値Δτだけ大きい分割パルスが出力されることが制御周
期Ｔ′Ｏ毎に繰返されるので、第20図に示す等幅パルス
で行う場合に比べて、第17図に示す如く等価的なキャリ
ア周波数に対応する制御周期Ｔ′Ｏでの出力電圧の平均
値に対して、波形の再現性を良好に確保できる。ま
た、このように、線形補間で不等幅パルスに分割する場
合には、その分割に要するマイコン（８）での演算，処
理時間が比較的短時間で済み、等価的なキャリア周波数
を十分に高めることができる。
よるON時間の分割が、第15図に示す如く不等幅パルスで
行われて、分割パルスτ′が最初の周期Ｔ′Ｏで出力さ
れると、次の周期Ｔ′Ｏではこの分割パルスよりも補間
値Δτだけ大きい分割パルスが出力されることが制御周
期Ｔ′Ｏ毎に繰返されるので、第20図に示す等幅パルス
で行う場合に比べて、第17図に示す如く等価的なキャリ
ア周波数に対応する制御周期Ｔ′Ｏでの出力電圧の平均
値に対して、波形の再現性を良好に確保できる。ま
た、このように、線形補間で不等幅パルスに分割する場
合には、その分割に要するマイコン（８）での演算，処
理時間が比較的短時間で済み、等価的なキャリア周波数
を十分に高めることができる。
さらに、第18図は第３の実施例を示し、各トランジスタ
（Tra）〜（Trc′）のON時間の分割を等幅パルスで行う
か、不等幅パルスで行うかを、そのON時間の変化率に応
じて適宜選択して行ったものに適用したものである。
（Tra）〜（Trc′）のON時間の分割を等幅パルスで行う
か、不等幅パルスで行うかを、そのON時間の変化率に応
じて適宜選択して行ったものに適用したものである。
つまり、同図では、信号波（図中破線で示す）の位相範
囲のうち、ON時間の変化率が大きい範囲では、ON時間の
分割を不等幅パルスで行い、ON時間の変化率が小さい信
号波の位相範囲では、ON時間の分割を等幅パルスで行う
ようにしており、分割数Ｎの設定は上記第２実施例と同
様である。
囲のうち、ON時間の変化率が大きい範囲では、ON時間の
分割を不等幅パルスで行い、ON時間の変化率が小さい信
号波の位相範囲では、ON時間の分割を等幅パルスで行う
ようにしており、分割数Ｎの設定は上記第２実施例と同
様である。
従って、本第３実施例では、上記第２実施例と同様に、
ON時間の変化率が大きい範囲での信号波の再現性の向上
を図ることができると共に、ON時間の変化率の小さい範
囲では、信号波の再現性を良好に確保しながら、不等幅
パルスで分割する場合に比べて、補間値の演算を不要に
して演算，処理時間を節約することができる効果を有す
る。
ON時間の変化率が大きい範囲での信号波の再現性の向上
を図ることができると共に、ON時間の変化率の小さい範
囲では、信号波の再現性を良好に確保しながら、不等幅
パルスで分割する場合に比べて、補間値の演算を不要に
して演算，処理時間を節約することができる効果を有す
る。
尚、以上の如く各トランジスタ（Tra）〜（Trc′）のON
時間の分割数Ｎを変化させて、多数の分割パルスとする
場合、分割されたパルスの幅がインバータ（３）のトラ
ンジスタの上下アームの短絡防止時間Tdと同等以下にな
るときには、パルスの消失を防止するため分割パルス数
を減らして、復調波形の再現性を確保するようにしてい
る。
時間の分割数Ｎを変化させて、多数の分割パルスとする
場合、分割されたパルスの幅がインバータ（３）のトラ
ンジスタの上下アームの短絡防止時間Tdと同等以下にな
るときには、パルスの消失を防止するため分割パルス数
を減らして、復調波形の再現性を確保するようにしてい
る。
その制御フローを第19図に示す。同図において、スター
トして、ステップSE1で各トランジスタ（Tra）〜（Tr
c′）のON時間を演算し、ステップSE2で以上と同様にON
時間の分割数Ｎの値を読出し設定して、この分割数Ｎで
もって上記各トランジスタ（Tra）〜（Trc′）のON時間
を複数個Ｎに分割する。
トして、ステップSE1で各トランジスタ（Tra）〜（Tr
c′）のON時間を演算し、ステップSE2で以上と同様にON
時間の分割数Ｎの値を読出し設定して、この分割数Ｎで
もって上記各トランジスタ（Tra）〜（Trc′）のON時間
を複数個Ｎに分割する。
そして、ステップSE3でこの分割パルスの幅Ｔを上下ア
ームの短絡防止時間Tdと比較し、Ｔ≦Tdの場合には出力
パルスが消失すると判断して、ステップSE4で分割パル
ス数、つまり分割数Ｎを小さくして、再び上記ステップ
SE2に戻って各トランジスタ（Tra）〜（Trc′）のON時
間をこの小さくした分割数Ｎで分割する。
ームの短絡防止時間Tdと比較し、Ｔ≦Tdの場合には出力
パルスが消失すると判断して、ステップSE4で分割パル
ス数、つまり分割数Ｎを小さくして、再び上記ステップ
SE2に戻って各トランジスタ（Tra）〜（Trc′）のON時
間をこの小さくした分割数Ｎで分割する。
そして、上記ステップSE3でＴ＞Tdとなり、パルスが消
失しない状況になると、ステップSE5で各トランジスタ
（Tra）〜（Trc′）をこの分割したパルスでもって周期
TO−毎にON制御して、終了する。
失しない状況になると、ステップSE5で各トランジスタ
（Tra）〜（Trc′）をこの分割したパルスでもって周期
TO−毎にON制御して、終了する。
尚、各相のスイッチングレジスタの内容をパルス幅に変
換する部分は、外付けのパルス幅変調IC等によるハード
ウェアで処理してもよい。さらに、第９図及び第16図の
ような構成にしておけば、スイッチング素子の変更によ
りキャリア周波数が変わるときでも、分割手段（11）及
び制御手段（12）のみを変更すれば足りる。また、スイ
ッチング時間レジスタをパルス幅制御部（ステップ
SB2）のレジスタと共用すれば、第７図のステップSB1の
処理は省略できる。
換する部分は、外付けのパルス幅変調IC等によるハード
ウェアで処理してもよい。さらに、第９図及び第16図の
ような構成にしておけば、スイッチング素子の変更によ
りキャリア周波数が変わるときでも、分割手段（11）及
び制御手段（12）のみを変更すれば足りる。また、スイ
ッチング時間レジスタをパルス幅制御部（ステップ
SB2）のレジスタと共用すれば、第７図のステップSB1の
処理は省略できる。
さらに、PWM制御パターンの演算フローでの演算周期TO
は、実際にPWM制御パターンを演算するのに要する時間
で一意的に決定されるが、第７図及び第14図の制御フロ
ーのトランジスタのON制御の周期TO′は、基本的に望ま
れるキャリア周波数に応じて決定され、このために各ト
ランジスタのON時間の分割数Ｎ（TO/TO′）の値を適宜
値に基本設定すればよい。
は、実際にPWM制御パターンを演算するのに要する時間
で一意的に決定されるが、第７図及び第14図の制御フロ
ーのトランジスタのON制御の周期TO′は、基本的に望ま
れるキャリア周波数に応じて決定され、このために各ト
ランジスタのON時間の分割数Ｎ（TO/TO′）の値を適宜
値に基本設定すればよい。
加えて、上記実施例では、PWM制御パターンを、電圧ベ
クトル制御による場合の関係式（４）に基いて求めた
が、三角波比較方式などの他のPWM制御方式による場合
の関係式に基いて求めてもよいのは勿論である。
クトル制御による場合の関係式（４）に基いて求めた
が、三角波比較方式などの他のPWM制御方式による場合
の関係式に基いて求めてもよいのは勿論である。
（発明の効果） 以上説明したように、本出願の請求項（１）及び請求項
（２）記載の発明のインバータのPWM変調制御装置によ
れば、キャリア周波数に応じた演算周期で繰返し演算さ
れるスイッチング素子のON時間を複数個のパルスに分割
し、この分割パルスでもって各スイッチング素子をON制
御したので、スイッチング素子のON時間の演算に比較的
長い時間を要する場合にも、キャリア周波数を等価的に
高くできて、例えば低価格で回路構成の容易な１チップ
マイコンを使用した場合にも三相交流波形を精密に波形
制御できて、電磁騒音の低減、モータ効率の上昇を図る
ことができる。しかも、上記ON時間の分割数を、三相巻
線の電流に基くリップルや、各トランジスタのON時間の
変化率に応じて変化させたので、より精密な波形制御が
可能となり、電流リップル、電圧リップル、トルクリッ
プルを有効に低減できる。
（２）記載の発明のインバータのPWM変調制御装置によ
れば、キャリア周波数に応じた演算周期で繰返し演算さ
れるスイッチング素子のON時間を複数個のパルスに分割
し、この分割パルスでもって各スイッチング素子をON制
御したので、スイッチング素子のON時間の演算に比較的
長い時間を要する場合にも、キャリア周波数を等価的に
高くできて、例えば低価格で回路構成の容易な１チップ
マイコンを使用した場合にも三相交流波形を精密に波形
制御できて、電磁騒音の低減、モータ効率の上昇を図る
ことができる。しかも、上記ON時間の分割数を、三相巻
線の電流に基くリップルや、各トランジスタのON時間の
変化率に応じて変化させたので、より精密な波形制御が
可能となり、電流リップル、電圧リップル、トルクリッ
プルを有効に低減できる。
第１図ないし第11図は本発明の第１の実施例を示し、第
１図は全体概略構成図、第２図は電気回路図、第３図は
電圧形インバータの各種状態を８種の電圧ベクトルで表
示した説明図、第４図は電圧ベクトルの時間積分の複素
平面上での軌跡を円軌跡に近付けるための電圧ベクトル
制御の説明図、第５図（イ）〜（ニ）は各々角度φの０
≦φ≦π/3の範囲内で取り得るPWM制御パターンの種類
の説明図、第６図及び第７図は各々１チップマイコンに
よる各トランジスタのON/OFF制御を示すフローチャート
図、第８図はキャリア周波数が等価的に高くなった説明
図、第９図は作動説明図、第10図は電動機の発生トルク
波形を示す図、第11図は分割パルス数を多くする範囲の
説明図である。第12図ないし第17図は第２の実施例を示
し、第12図はトランジスタのON時間を不等幅に分割する
場合のマイコンのブロック図、第13図及び第14図は各ト
ランジスタのON/OFF制御を示すフローチャート図、第15
図は分割パルスの補間の様子の説明図、第16図は作動説
明図、第17図は波形の再現性の様子の説明図である。さ
らに、第18図は第３の実施例を示す等幅パルスでの分割
と不等幅での分割とを選択する信号波の位相範囲を示す
説明図である。加えて、第19図はインバータの上下アー
ムの短絡防止用のパルス幅制御を示すフローチャート
図、第20図はトランジスタのON時間を複数個の等幅パル
スに分割する場合の説明図である。また、第21図は従来
例を示す説明図である。 （２）……三相巻線、（３）……電圧形インバータ、
（４）……ブリッジ回路、（Tra）…（Trc′）……トラ
ンジスタ、（８）……１チップマイコン、（10）……演
算手段、（11），（11′）……分割手段、（12）……制
御手段、（13）……リップル検出回路。
１図は全体概略構成図、第２図は電気回路図、第３図は
電圧形インバータの各種状態を８種の電圧ベクトルで表
示した説明図、第４図は電圧ベクトルの時間積分の複素
平面上での軌跡を円軌跡に近付けるための電圧ベクトル
制御の説明図、第５図（イ）〜（ニ）は各々角度φの０
≦φ≦π/3の範囲内で取り得るPWM制御パターンの種類
の説明図、第６図及び第７図は各々１チップマイコンに
よる各トランジスタのON/OFF制御を示すフローチャート
図、第８図はキャリア周波数が等価的に高くなった説明
図、第９図は作動説明図、第10図は電動機の発生トルク
波形を示す図、第11図は分割パルス数を多くする範囲の
説明図である。第12図ないし第17図は第２の実施例を示
し、第12図はトランジスタのON時間を不等幅に分割する
場合のマイコンのブロック図、第13図及び第14図は各ト
ランジスタのON/OFF制御を示すフローチャート図、第15
図は分割パルスの補間の様子の説明図、第16図は作動説
明図、第17図は波形の再現性の様子の説明図である。さ
らに、第18図は第３の実施例を示す等幅パルスでの分割
と不等幅での分割とを選択する信号波の位相範囲を示す
説明図である。加えて、第19図はインバータの上下アー
ムの短絡防止用のパルス幅制御を示すフローチャート
図、第20図はトランジスタのON時間を複数個の等幅パル
スに分割する場合の説明図である。また、第21図は従来
例を示す説明図である。 （２）……三相巻線、（３）……電圧形インバータ、
（４）……ブリッジ回路、（Tra）…（Trc′）……トラ
ンジスタ、（８）……１チップマイコン、（10）……演
算手段、（11），（11′）……分割手段、（12）……制
御手段、（13）……リップル検出回路。
Claims (2)
- 【請求項１】三相巻線（２）に接続され、複数個のスイ
ッチング素子（Tra）〜（Trc′）を有するブリッジ回路
（４）を備え、該ブリッジ回路（４）の各スイッチング
素子（Tra）〜（Trc′）のON/OFF動作により直流をパル
ス幅変調して上記三相巻線（２）に三相交流電圧を印加
するようにしたインバータのパルス幅変調制御装置であ
って、キャリア周波数に応じた演算周期で上記各スイッ
チング素子（Tra）〜（Trc′）のON時間を演算する演算
手段（10）と、該演算手段（10）で演算された各スイッ
チング素子（Tra）〜（Trc′）のON時間を分割する分割
数を上記三相巻線（２）の電流に基くリップルに応じて
設定し、その設定した分割数で上記演算手段（10）で演
算された各スイッチング素子（Tra）〜（Trc′）のON時
間を分割する分割手段（11）と、該分割手段（11）で分
割された複数個のパルスで上記各スイッチング素子（Tr
a）〜（Trc′）をON制御する制御手段（12）とを備えた
ことを特徴とするインバータのパルス幅変調制御装置。 - 【請求項２】請求項（１）記載のインバータのPWM変調
制御装置において、分割手段（11）に代えて、演算手段
（10）で演算された各スイッチング素子（Tra）〜（Tr
c）′のON時間を分割する分割数を上記ON時間の変化率
に応じて設定し、その設定した分割数で上記演算手段
（10）で演算された各スイッチング素子（Tra）〜（Tr
c′）のON時間を分割する分割手段（11′）を備えたイ
ンバータのパルス幅変調制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132461A JPH07114548B2 (ja) | 1988-05-30 | 1988-05-30 | インバータのパルス幅変調制御装置 |
| AU33084/89A AU621868B2 (en) | 1988-04-18 | 1989-04-17 | Pulse width modulation control unit of inverter |
| ES89303871T ES2056213T3 (es) | 1988-04-18 | 1989-04-18 | Unidad de control de modulacion de anchura de impulsos de un inversor. |
| DE68916684T DE68916684T2 (de) | 1988-04-18 | 1989-04-18 | Pulsbreitenmodulierungssteuereinheit für Wechselrichter. |
| EP89303871A EP0338798B1 (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
| US07/340,023 US4989128A (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132461A JPH07114548B2 (ja) | 1988-05-30 | 1988-05-30 | インバータのパルス幅変調制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01303093A JPH01303093A (ja) | 1989-12-06 |
| JPH07114548B2 true JPH07114548B2 (ja) | 1995-12-06 |
Family
ID=15081906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132461A Expired - Fee Related JPH07114548B2 (ja) | 1988-04-18 | 1988-05-30 | インバータのパルス幅変調制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114548B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006034022A (ja) * | 2004-07-20 | 2006-02-02 | Nissan Motor Co Ltd | 交流電動機の制御装置 |
| JP5660389B2 (ja) * | 2011-07-20 | 2015-01-28 | アイシン・エィ・ダブリュ株式会社 | 回転電機制御装置 |
| JP6396177B2 (ja) * | 2014-11-05 | 2018-09-26 | 三菱重工サーマルシステムズ株式会社 | 故障検出装置、それを備えた空気調和装置、及び故障検出方法並びにプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61162300U (ja) * | 1985-03-28 | 1986-10-07 |
-
1988
- 1988-05-30 JP JP63132461A patent/JPH07114548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01303093A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4866216B2 (ja) | 電力変換装置 | |
| JP4045105B2 (ja) | パルス幅変調方法、電力変換装置、およびインバータ装置 | |
| CN100502223C (zh) | 交流电动机的控制装置、双片逆变器及单片逆变器 | |
| EP2290805B1 (en) | A space vector based synchronous modulating method and system | |
| JP6644172B2 (ja) | モータ制御装置 | |
| US9973130B2 (en) | Method for driving an AC motor by two-phase electric power and power generation method | |
| JP6351652B2 (ja) | 電力変換器制御装置 | |
| JP4893151B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
| US4989128A (en) | Pulse width modulation control unit of inverter | |
| JPH0783615B2 (ja) | 三相変換器 | |
| JPH07114548B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2000262088A (ja) | 同期電動機駆動装置 | |
| JPWO2017109884A1 (ja) | 回転電機の制御装置 | |
| JP6639756B1 (ja) | 回転機の制御装置 | |
| JPH0744843B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPS62123979A (ja) | ブラシレス直流モ−タ | |
| CN113994587A (zh) | 电动机的控制装置 | |
| JP2705093B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2569724B2 (ja) | インバータのパルス幅変調制御装置 | |
| JP2522076B2 (ja) | インバ―タのパルス幅変調制御装置 | |
| JPH0832183B2 (ja) | インバータのパルス幅変調制御装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP4153778B2 (ja) | モータ駆動システム | |
| JPH09289787A (ja) | 高調波電流実効値を最小にするｐｗｍ制御装置 | |
| JP2021005996A (ja) | 電動機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |