JPS605383Y2 - キ−ボ−ド多重打鍵検出回路 - Google Patents
キ−ボ−ド多重打鍵検出回路Info
- Publication number
- JPS605383Y2 JPS605383Y2 JP3263379U JP3263379U JPS605383Y2 JP S605383 Y2 JPS605383 Y2 JP S605383Y2 JP 3263379 U JP3263379 U JP 3263379U JP 3263379 U JP3263379 U JP 3263379U JP S605383 Y2 JPS605383 Y2 JP S605383Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- resistor
- keyboard
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案はキーボードの多重打鍵検出回路に関し、とくに
検出の信頼度を向上させた多重打鍵検出回路に関する。
検出の信頼度を向上させた多重打鍵検出回路に関する。
文字、記号等に対応したキーを具え、コンピュータへの
情報入力用に供されるキーボードを用いてコンピュータ
へ情報を入力する場合、オペレータが誤って２つ以上の
キーを同時に叩下する場合があり、入力される文字は、
この場合同時に２つ以上となり正確な情報が入力されな
いことになる。
情報入力用に供されるキーボードを用いてコンピュータ
へ情報を入力する場合、オペレータが誤って２つ以上の
キーを同時に叩下する場合があり、入力される文字は、
この場合同時に２つ以上となり正確な情報が入力されな
いことになる。
従って誤って同時に２つ以上のキーを叩下した場合つま
り多重打鍵の場合は、キーボードのオペレータにその旨
伝える必要があり、従来例えば２重打鍵時には、２重打
鍵検出回路において２重打鍵を検出して信号を発生し、
この検出回路に基いてブザーを鳴らしてオペレータに知
らせていた。
り多重打鍵の場合は、キーボードのオペレータにその旨
伝える必要があり、従来例えば２重打鍵時には、２重打
鍵検出回路において２重打鍵を検出して信号を発生し、
この検出回路に基いてブザーを鳴らしてオペレータに知
らせていた。
第１図は従来の多重打鍵検出回路の構成を示す図であり
、Ｑｌはスイッチングトランジスタ、Ｑ２は電流増幅用
トランジスタ、Ｑ３は出力トランジスタであって、スイ
ッチ動作を行う。
、Ｑｌはスイッチングトランジスタ、Ｑ２は電流増幅用
トランジスタ、Ｑ３は出力トランジスタであって、スイ
ッチ動作を行う。
Ｒ１，Ｒ２はそれぞれスイッチングトランジスタＱ□、
Ｑ３のコレクタ抵抗であってその一端はそれぞれ直流電
源！ＥＣ？ Ｅｏに接続される。
Ｑ３のコレクタ抵抗であってその一端はそれぞれ直流電
源！ＥＣ？ Ｅｏに接続される。
８１〜Ｓｎはスイッチであって、キーボードのキーを叩
下した時、これらスイッチは閉となりスイッチングトラ
ンジスタＱ１のエミッタに並列的に接続された抵抗Ｒｋ
ｌ〜Ｒｋｎの一端は接地される。
下した時、これらスイッチは閉となりスイッチングトラ
ンジスタＱ１のエミッタに並列的に接続された抵抗Ｒｋ
ｌ〜Ｒｋｎの一端は接地される。
Ｒ３，Ｒ４は直列に接続された抵抗であって、スイッチ
ングトランジスタＱ３のバイアス用に供されており、こ
れら２つの抵抗Ｒ３，Ｒ２の接続点に該スイッチングト
ランジスタＱ３のベースが接続される。
ングトランジスタＱ３のバイアス用に供されており、こ
れら２つの抵抗Ｒ３，Ｒ２の接続点に該スイッチングト
ランジスタＱ３のベースが接続される。
そしてこの直列に接続された抵抗の一端は電流増幅用ト
ランジスタＱ２のエミッタに、他端は出力値が−■の直
流電源ＥＢに接続される。
ランジスタＱ２のエミッタに、他端は出力値が−■の直
流電源ＥＢに接続される。
スイッチングトランジスタＱ□のベースは直流電源Ｅｓ
の出力端子に接続される。
の出力端子に接続される。
Ｔは該多重打鍵検出回路の出力端子である。
キーボードのキーが叩下されていない状態では、電源Ｅ
。
。
から抵稙Ｒ□を介して電流増幅用トランジスタＱ２のベ
ースにベース電流ｉＢが供給される。
ースにベース電流ｉＢが供給される。
このベース電流は該トランジスタＱ２で増幅されエミッ
タから流出し、バイアス抵抗Ｒ３，Ｒ。
タから流出し、バイアス抵抗Ｒ３，Ｒ。
を経て電流ＥＢに流入する。
この状態ではバイアス抵抗Ｒ３，Ｒ１の接続点の電位は
アースレベルより高くなっているためスイッチングトラ
ンジスタＱはオン状態であり、該多重打鍵検出回路の出
力はＬ（ロー）レベルである。
アースレベルより高くなっているためスイッチングトラ
ンジスタＱはオン状態であり、該多重打鍵検出回路の出
力はＬ（ロー）レベルである。
なおこの場合は、キーボードのキーが叩下されていない
ため、スイッチＳ１〜Ｓｎは開状態であり、スイッチン
グトランジスタＱ１はオフ状態である。
ため、スイッチＳ１〜Ｓｎは開状態であり、スイッチン
グトランジスタＱ１はオフ状態である。
この場合、電流増幅用トランジスタＱ２のベースに加わ
る電圧はＶ ＩＢＲｌであるがベース電流ｉＢは小さ
いためＱ２のベース電位はほぼ■である。
る電圧はＶ ＩＢＲｌであるがベース電流ｉＢは小さ
いためＱ２のベース電位はほぼ■である。
次にキーボードのキーが１つの叩下された場合にはスイ
ッチＳ□〜Ｓｎの中の１つ例えばスイッチＳ１が閉状態
となり該トランジスタＱ□のエミッタが抵抗Ｒｋ１を介
して接地されるためスイッチングトランジスタＱ□はオ
ン状態となる。
ッチＳ□〜Ｓｎの中の１つ例えばスイッチＳ１が閉状態
となり該トランジスタＱ□のエミッタが抵抗Ｒｋ１を介
して接地されるためスイッチングトランジスタＱ□はオ
ン状態となる。
このため直流電源Ｅ。
から抵柄Ｂ□、スイッチングトランジスタＱ１、抵抗Ｒ
ｋ１前記スイッチＳ□を通って電流ｉｓが流れることに
なる。
ｋ１前記スイッチＳ□を通って電流ｉｓが流れることに
なる。
つまりキーが１つの叩下されよ場合スイッチングトラン
ジスタＱ□へｉ、なる電流が流れこのため該スイッチン
グトランジスタＱ１のコレクタ抵抗Ｒ１にはｊｓ＋１ｓ
なる電流が流れこの電流によって電流増幅トランジスタ
Ｑ２のベース電位はＶ （ｉＢ＋１ｓ）Ｒ１字Ｖ
１ｓＲ１となって該ベース電位が低下する。
ジスタＱ□へｉ、なる電流が流れこのため該スイッチン
グトランジスタＱ１のコレクタ抵抗Ｒ１にはｊｓ＋１ｓ
なる電流が流れこの電流によって電流増幅トランジスタ
Ｑ２のベース電位はＶ （ｉＢ＋１ｓ）Ｒ１字Ｖ
１ｓＲ１となって該ベース電位が低下する。
従って該電流増幅用トランジスタＱ２のエミッタからバ
イアス抵抗Ｒ３ｔ Ｒ４に供給される電流が減少し、こ
れら２つの抵抗Ｒ３，Ｒ４における電圧降下が小さくな
るためバイアス抵抗Ｒ３，Ｒ４の接続点における電位、
つまりスイッチングトランジスタｑのベース電位が低下
するがアースレベルより低くはならない。
イアス抵抗Ｒ３ｔ Ｒ４に供給される電流が減少し、こ
れら２つの抵抗Ｒ３，Ｒ４における電圧降下が小さくな
るためバイアス抵抗Ｒ３，Ｒ４の接続点における電位、
つまりスイッチングトランジスタｑのベース電位が低下
するがアースレベルより低くはならない。
従ってスイッチングトランジスタＱ３はオン状態にある
ため該多重打鍵検出回路の出力端子Ｔにおける出力はＬ
レベルである。
ため該多重打鍵検出回路の出力端子Ｔにおける出力はＬ
レベルである。
ところでキーボードのキーが同時に２つ叩下された場合
、例えばスイッチＳ□〜Ｓｎの中Ｓ□、Ｓ２が閉となり
それぞれのスイッチにはｊｓなる電流が電源Ｅ。
、例えばスイッチＳ□〜Ｓｎの中Ｓ□、Ｓ２が閉となり
それぞれのスイッチにはｊｓなる電流が電源Ｅ。
から供給される。従ってスイッチングトランジスタＱ１
のコレクタ抵抗Ｒ１における電圧降下は（１８＋２ｉｓ
）Ｒ１″″３．Ｒ工であるから、電源増幅用トランジス
タＱ２のベース電位は■−２ｉｓＲ１テあり、キーボー
ドのキーが１つだけ叩下された場合より該電流増幅用ト
ランジスタＱ２のベース電位は低くなるさめ該電流増幅
用トランジスタＱ２のエミッタからバイアス用抵抗Ｒ３
，Ｒ４に供給される電流値は減少するためこれら抵抗Ｒ
３，Ｒ４における電圧降下が小さくなり、スイッチング
トランジスタＱ３のベース電位はキーボードのキーが１
つだけ叩下された場合より更に低下し、アースレベルよ
り低くなる。
のコレクタ抵抗Ｒ１における電圧降下は（１８＋２ｉｓ
）Ｒ１″″３．Ｒ工であるから、電源増幅用トランジス
タＱ２のベース電位は■−２ｉｓＲ１テあり、キーボー
ドのキーが１つだけ叩下された場合より該電流増幅用ト
ランジスタＱ２のベース電位は低くなるさめ該電流増幅
用トランジスタＱ２のエミッタからバイアス用抵抗Ｒ３
，Ｒ４に供給される電流値は減少するためこれら抵抗Ｒ
３，Ｒ４における電圧降下が小さくなり、スイッチング
トランジスタＱ３のベース電位はキーボードのキーが１
つだけ叩下された場合より更に低下し、アースレベルよ
り低くなる。
このためスイッチングトランジスタＱ３がオフ状態にな
り該多重打鍵検出回路の出力はＨ（ハイ）レベルとなり
、キーが２つ同時に叩下されたことを示す。
り該多重打鍵検出回路の出力はＨ（ハイ）レベルとなり
、キーが２つ同時に叩下されたことを示す。
このようにしてキーボードのキーが同時に２つ叩下され
た場合は出力端子Ｔの出力はＨレベルとなり、該Ｈレベ
ルの出力信号を図示しない警報発生回路に導き、警笛を
鳴らしオペレータに２重打鍵がなされたことを知らせる
。
た場合は出力端子Ｔの出力はＨレベルとなり、該Ｈレベ
ルの出力信号を図示しない警報発生回路に導き、警笛を
鳴らしオペレータに２重打鍵がなされたことを知らせる
。
オペレータはこの警報を聞いて、２重打鍵によって入力
された文字情報を取り消し改めて所定の文字情報を入力
する。
された文字情報を取り消し改めて所定の文字情報を入力
する。
ところで、スイッチングトランジスタＱ３がオン状態で
あるのは、電流増幅用トランジスタＱ２のベース電位Ｖ
ＢがＶ Ｂ ＞ Ｖ ｉ ｓ Ｒ□の場合であり、該
ベース電位ＶＢがＶ Ｂ ＜ Ｖ ２１ｓ Ｒｔの場
合には、前記スイッチングトランジスタＱ３オフ状態と
なる。
あるのは、電流増幅用トランジスタＱ２のベース電位Ｖ
ＢがＶ Ｂ ＞ Ｖ ｉ ｓ Ｒ□の場合であり、該
ベース電位ＶＢがＶ Ｂ ＜ Ｖ ２１ｓ Ｒｔの場
合には、前記スイッチングトランジスタＱ３オフ状態と
なる。
つまりスイッチングトランジスタＱが出力状態を反転す
るためのマシーンは第２図ａに示すようにＡ１．Ｂ１点
間の電圧Ｖ−ｉ ｓＲ，−（Ｖ−２１ｓＲ□）＝ｉｓＲ
□となる。
るためのマシーンは第２図ａに示すようにＡ１．Ｂ１点
間の電圧Ｖ−ｉ ｓＲ，−（Ｖ−２１ｓＲ□）＝ｉｓＲ
□となる。
つまり、例えばピーク値がｉｓＲ工以下の外来ノイズが
トランジスタＱ２のベースに入力に対してもスイッチン
グトランジスタＱは２重打鍵時に状態が反転してオン状
態となり、２重打鍵が行われたことが判明する。
トランジスタＱ２のベースに入力に対してもスイッチン
グトランジスタＱは２重打鍵時に状態が反転してオン状
態となり、２重打鍵が行われたことが判明する。
しかし周知のように、直流電源Ｅｃ自体に出力レベルの
変動が生じ、その上限値および下限値をそれぞれＶ１＋
α、Ｖ□−αとする。
変動が生じ、その上限値および下限値をそれぞれＶ１＋
α、Ｖ□−αとする。
第２図す、 ｃはこの様子を示し第２図すは直流電源Ｅ
Ｃの出力が上限値■十αである時のようすを示し、スイ
ッチングトランジスタＱ３の状態反転のためのマージン
はん点、Ｂ２点の間の電圧分、ｉ、Ｒ１である。
Ｃの出力が上限値■十αである時のようすを示し、スイ
ッチングトランジスタＱ３の状態反転のためのマージン
はん点、Ｂ２点の間の電圧分、ｉ、Ｒ１である。
また第２図Ｃは直流電源Ｅ。
の出力が下限値■−αである時のようすを示し、スイッ
チングトランジスタらの状態反転のためのマージンはＡ
３点とａ点の間の電圧、つまりｉ、Ｒ□である。
チングトランジスタらの状態反転のためのマージンはＡ
３点とａ点の間の電圧、つまりｉ、Ｒ□である。
従って電源ＥＣの出力レベルの変動を考慮した場合のマ
ージンは電源Ｅ０の出力が上限値■十αになった場合の
２重打鍵検出点Ｂ２点と、電源ＥＣの出力が下限値■−
αになって場合の単一キー叩下時の電圧点Ａ３点の間の
電圧範囲Δ■であり、同図から明らかなように電源出力
変動によりマージンは著しく低下するため、僅かな大き
さのノイズ入力に対してもスイッチングトランジスタＱ
３は誤動作を起こし、２重打鍵を正確に検知することが
できない。
ージンは電源Ｅ０の出力が上限値■十αになった場合の
２重打鍵検出点Ｂ２点と、電源ＥＣの出力が下限値■−
αになって場合の単一キー叩下時の電圧点Ａ３点の間の
電圧範囲Δ■であり、同図から明らかなように電源出力
変動によりマージンは著しく低下するため、僅かな大き
さのノイズ入力に対してもスイッチングトランジスタＱ
３は誤動作を起こし、２重打鍵を正確に検知することが
できない。
本考案はかかる点に鑑みなされたものであって、ベース
が所定の電位に保持されたトランジスタの一端子に抵抗
を介して一定の電位を付与し、かつ該トランジスタの他
の端子にキーボードのキーに対応して抵抗を並列的に接
続するとともに前記キーの打鍵時に打鍵キーに対応した
抵抗を介して該トランジスタの前記他の端子を所定電位
点に接続するスイッチを具え、キー打鍵時の該トランジ
スタの前記一端子の電位レベルより前記キーの多重打鍵
を検出するようにしたキーボード多重打鍵検出回路にお
いて、前記トランジスタの前記一端子に接続された抵抗
の一定電位付与側と前記トランジスタの前記他の端子を
抵抗で接続し、多重打鍵時に該抵抗を流れる電流による
電圧降下によって定まる前記トランジスタの前記他の端
子の電位により該トランジスタがオン状態になるように
したことを特徴とする。
が所定の電位に保持されたトランジスタの一端子に抵抗
を介して一定の電位を付与し、かつ該トランジスタの他
の端子にキーボードのキーに対応して抵抗を並列的に接
続するとともに前記キーの打鍵時に打鍵キーに対応した
抵抗を介して該トランジスタの前記他の端子を所定電位
点に接続するスイッチを具え、キー打鍵時の該トランジ
スタの前記一端子の電位レベルより前記キーの多重打鍵
を検出するようにしたキーボード多重打鍵検出回路にお
いて、前記トランジスタの前記一端子に接続された抵抗
の一定電位付与側と前記トランジスタの前記他の端子を
抵抗で接続し、多重打鍵時に該抵抗を流れる電流による
電圧降下によって定まる前記トランジスタの前記他の端
子の電位により該トランジスタがオン状態になるように
したことを特徴とする。
以下図面を参照しながら本考案の一実施例について詳細
に説明する。
に説明する。
第３図は本考案に係るキーボード多重打鍵検出回路の一
実施例構成を示し、第１図と同等部分には同一符号を付
した。
実施例構成を示し、第１図と同等部分には同一符号を付
した。
Ｒ５は電源Ｅ。
の出力端子とスイッチングトランジスタＱ１のエミッタ
間に介挿された抵抗であり、Ｄは然記スイッチングトラ
ンジスタＱ０のベースとエミッタ間に介挿されたダイオ
ードであり、該スイッチングトランジスタＱ□のエミッ
タとベース間に順方向バイアスを供給するためのもので
ある。
間に介挿された抵抗であり、Ｄは然記スイッチングトラ
ンジスタＱ０のベースとエミッタ間に介挿されたダイオ
ードであり、該スイッチングトランジスタＱ□のエミッ
タとベース間に順方向バイアスを供給するためのもので
ある。
次に第３図に示した多重打鍵検出回路の動作について説
明する。
明する。
まずキーボードのキーが叩下されていない状態では、電
源Ｅ。
源Ｅ。
から抵抗Ｒ１を介して電流増幅用トランジスタＱ２のベ
ースにベース電流ｉＢが供給される。
ースにベース電流ｉＢが供給される。
このベース電流は該トランジスタＱ２で増幅されエミッ
タから流出し、バイアス抵抗Ｒ３゜Ｒ４を経て電源ＥＢ
に流入する。
タから流出し、バイアス抵抗Ｒ３゜Ｒ４を経て電源ＥＢ
に流入する。
この状態ではバイアス抵抗Ｒ３，Ｒ４の接続点の電位、
つまりスイッチングトランジスタＱ３のベース電位はア
ースレベルよす高いためスイッチングトランジスタＱ３
はオン状態にあり、出力端子Ｔにおける出力はＬレベル
である。
つまりスイッチングトランジスタＱ３のベース電位はア
ースレベルよす高いためスイッチングトランジスタＱ３
はオン状態にあり、出力端子Ｔにおける出力はＬレベル
である。
なおこの場合はキーボードのキーが叩下されていないた
めスイッチＳ□〜Ｓｎはいずれも開状態であり抵抗Ｒ５
には電流が流れずスイッチングトランジスタＱ１はオフ
状態にある。
めスイッチＳ□〜Ｓｎはいずれも開状態であり抵抗Ｒ５
には電流が流れずスイッチングトランジスタＱ１はオフ
状態にある。
次にキーボードのキーが１つだけ叩下された場合には、
スイッチ８１〜Ｓｎの中の１つ例えばスイッチＳ１が閉
状態となり、電源Ｅ。
スイッチ８１〜Ｓｎの中の１つ例えばスイッチＳ１が閉
状態となり、電源Ｅ。
から抵抗Ｒ６゜ＲｋｌおよびスイッチＳ□を介して大き
さ１０の電流が流れる。
さ１０の電流が流れる。
この場合スイッチングトランジスタＱ１のエミッタ電位
は、■−Ｒ６ｉｏであるが、該エミッタ電位はベース電
位■８より高く設定されているため該スイッチングトラ
ンジスタＱ１はオフ状態にある。
は、■−Ｒ６ｉｏであるが、該エミッタ電位はベース電
位■８より高く設定されているため該スイッチングトラ
ンジスタＱ１はオフ状態にある。
電流増幅用トランジスタＱ２のベースには前述のキーボ
ードのキーが叩下されない場合と同じ＜ＩＢなる電流が
供給される。
ードのキーが叩下されない場合と同じ＜ＩＢなる電流が
供給される。
この場合スイッチングトランジスタＱ３はやはりオン状
態であり、出力端子Ｔにおける出力はＬレベルである。
態であり、出力端子Ｔにおける出力はＬレベルである。
キー操作中にオペレータが誤って同時に２つのキーを叩
下した場合、スイッチＳ□〜Ｓｎの中の２つのキー例え
ばＳ□とＳ２が閉状態となるため、電源ＥＣの出力端子
とスイッチングトランジスタＱ１のエミッタ間に接続さ
れた低損Ｒ５に２ｉｏの大きさの電流が流れこの時のト
ランジスタＱ□のエミッタ電位■−Ｒ５２ｉ。
下した場合、スイッチＳ□〜Ｓｎの中の２つのキー例え
ばＳ□とＳ２が閉状態となるため、電源ＥＣの出力端子
とスイッチングトランジスタＱ１のエミッタ間に接続さ
れた低損Ｒ５に２ｉｏの大きさの電流が流れこの時のト
ランジスタＱ□のエミッタ電位■−Ｒ５２ｉ。
は該トランジスタＱ１のベース電位■、より低くなるよ
う設定されているためスイッチングトランジスタＱ１は
オン状態となり、コレクタ抵抗Ｒ□に電流が流れるため
該コレクタ抵抗Ｒ１により電圧降下によって電流増幅用
トランジスタＱ２のベース電位は■−２ｉｏ（Ｒ５７′
Ｒｔ）（但、Ｒ５ＶＲ１は並列抵抗Ｒ５，Ｒ□の合成抵
抗値とする）となりキーボードのキーが叩下されていな
い場合、又はキーが１つだけ叩下された場合に比して該
電流増幅用トランジスタＱ２のベース電位はより低下す
るため該電流増幅用トランジスタＱ２のエミッタからバ
イアス用低ＦｃＲ３ｔ Ｒ４に供給される電流に値は小
さくなるためこれら抵抗Ｒ３，Ｒ１における電圧降下は
小さくなりスイッチングトランジスタＱ３のベース電位
はキーボードのキーが叩下されない場合又は１つだけ叩
下された場合より更に低下し、アースレベルより低くな
る。
う設定されているためスイッチングトランジスタＱ１は
オン状態となり、コレクタ抵抗Ｒ□に電流が流れるため
該コレクタ抵抗Ｒ１により電圧降下によって電流増幅用
トランジスタＱ２のベース電位は■−２ｉｏ（Ｒ５７′
Ｒｔ）（但、Ｒ５ＶＲ１は並列抵抗Ｒ５，Ｒ□の合成抵
抗値とする）となりキーボードのキーが叩下されていな
い場合、又はキーが１つだけ叩下された場合に比して該
電流増幅用トランジスタＱ２のベース電位はより低下す
るため該電流増幅用トランジスタＱ２のエミッタからバ
イアス用低ＦｃＲ３ｔ Ｒ４に供給される電流に値は小
さくなるためこれら抵抗Ｒ３，Ｒ１における電圧降下は
小さくなりスイッチングトランジスタＱ３のベース電位
はキーボードのキーが叩下されない場合又は１つだけ叩
下された場合より更に低下し、アースレベルより低くな
る。
このためスイッチングトランジスタＱ３がオフ状態にな
り、該多重打鍵検出回路の出力はＨレベルとなり、キー
ボードのキーが２つ同時に叩下されたことを示す。
り、該多重打鍵検出回路の出力はＨレベルとなり、キー
ボードのキーが２つ同時に叩下されたことを示す。
この場合、キーが叩下されていない場合又はキーが１つ
だけ叩下された場合のスイッチングトランジスタＱ１の
コレクタ電位はほぼ■であり、他方キーが２重打鍵され
た場合のスイッチングトランジスタＱ１のコレクタ電位
は前述のように■−力。
だけ叩下された場合のスイッチングトランジスタＱ１の
コレクタ電位はほぼ■であり、他方キーが２重打鍵され
た場合のスイッチングトランジスタＱ１のコレクタ電位
は前述のように■−力。
（Ｒ５７′Ｒｔ）である。つまり本実施例の場合、２重
打鍵時と、正常な打鍵（１つのキー打鍵）時のスイッチ
ングトランジスタＱ□のコレクタ電位差ハＶ （Ｖ
２ｉｏ （Ｒ５７′Ｒｔ））＝２ｉｏ （Ｒ５ｉＲ１
）となり２重打鍵検出マージンは従来の検出回路の場合
に比して大きく従って電源電圧ＥＣの出力変動が生じて
も検出の誤りは少なくなる。
打鍵時と、正常な打鍵（１つのキー打鍵）時のスイッチ
ングトランジスタＱ□のコレクタ電位差ハＶ （Ｖ
２ｉｏ （Ｒ５７′Ｒｔ））＝２ｉｏ （Ｒ５ｉＲ１
）となり２重打鍵検出マージンは従来の検出回路の場合
に比して大きく従って電源電圧ＥＣの出力変動が生じて
も検出の誤りは少なくなる。
なお今までの説明ではスイッチングトランジスタＱ１は
ＮＰＮ型であってか該トランジスタとしてＰＮＰ型を用
いてもよく、また同時に打鍵されるキーの数が３以上で
あれば多重打鍵検出マージンはさらに大きくなることは
明らかである。
ＮＰＮ型であってか該トランジスタとしてＰＮＰ型を用
いてもよく、また同時に打鍵されるキーの数が３以上で
あれば多重打鍵検出マージンはさらに大きくなることは
明らかである。
以上の説明から明らかなように本考案に係る多重打鍵検
出回路は多重打鍵検出のためのマージンが大きいため検
出の信頼度が高くマンマシンシステム等に用いて極めて
有用である。
出回路は多重打鍵検出のためのマージンが大きいため検
出の信頼度が高くマンマシンシステム等に用いて極めて
有用である。
第１図は従来の多重打鍵検出回路の構成図、第２図は検
出マージンを説明するための図、第３図は本考案に係る
多重打鍵検出回路の一実施例構成図である。 Ｑ１ニスイツチングトランジスタ、Ｑ２：電流増幅用ト
ランジスタ、Ｑ３ニスイツチングトランジスタ、Ｓ１〜
Ｓｎ：スイッチ、Ｒｋ工〜Ｒｋｎ、Ｒ□〜Ｒ８：抵抗、
Ｅｏ、Ｒ８，Ｅｏ、ＥＢ：電流電源。
出マージンを説明するための図、第３図は本考案に係る
多重打鍵検出回路の一実施例構成図である。 Ｑ１ニスイツチングトランジスタ、Ｑ２：電流増幅用ト
ランジスタ、Ｑ３ニスイツチングトランジスタ、Ｓ１〜
Ｓｎ：スイッチ、Ｒｋ工〜Ｒｋｎ、Ｒ□〜Ｒ８：抵抗、
Ｅｏ、Ｒ８，Ｅｏ、ＥＢ：電流電源。
Claims (1)
- ベースが所定の電位に保持されたトランジスタの一端子
に抵抗を介して一定の電位を付与し、かつ該トランジス
タの他の端子に複数個の抵抗を並列的に接続するととも
に、キーボードのキーと連動し、打鍵キーに対応した前
記抵抗を介して該トランジスタの前記他の端子を所定電
位点に接続するスイッチを具えるとともにキー打鍵時の
該トランジスタの前記一端子の電位レベルの変化を検出
する手段を設け、該検出手段により検出される前記電位
レベルの変化により前記キーの多重打鍵を検出するよう
にしたキーボード多重打鍵検出回路において、前記トラ
ンジスタの前記一端子に接続された抵抗の一定電位付与
側と前記トランジスタの前記他の端子を２以上の前記キ
ーが押下されたときに前記トランジスタを導通せしめる
値を有する抵抗で接続し、多重打鍵時に該抵抗を流れる
電流による電圧降下によって定まる前記トランジスタの
前記他の端子の電位により該トランジスタがオン状態に
なるように構成したことを特徴とするキーボード多重打
鍵検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3263379U JPS605383Y2 (ja) | 1979-03-14 | 1979-03-14 | キ−ボ−ド多重打鍵検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3263379U JPS605383Y2 (ja) | 1979-03-14 | 1979-03-14 | キ−ボ−ド多重打鍵検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55134624U JPS55134624U (ja) | 1980-09-25 |
| JPS605383Y2 true JPS605383Y2 (ja) | 1985-02-19 |
Family
ID=28886493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3263379U Expired JPS605383Y2 (ja) | 1979-03-14 | 1979-03-14 | キ−ボ−ド多重打鍵検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605383Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200014432A (ko) * | 2017-06-28 | 2020-02-10 | 니혼 야마무라가라스 가부시키가이샤 | 유리병 제조용 조형으로의 이형 윤활제 도포 장치, 유리병 제조용 조형으로의 이형 윤활제 도포 방법, 유리병 제조 장치, 및 유리병 제조 방법 |
| KR20200051817A (ko) * | 2017-09-29 | 2020-05-13 | 니혼 야마무라가라스 가부시키가이샤 | 유리병 마무리 성형용 금형으로의 이형제 도포 장치, 유리병 마무리 성형용 금형으로의 이형제 도포 방법, 유리병 제조 장치, 및 유리병 제조 방법 |
-
1979
- 1979-03-14 JP JP3263379U patent/JPS605383Y2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200014432A (ko) * | 2017-06-28 | 2020-02-10 | 니혼 야마무라가라스 가부시키가이샤 | 유리병 제조용 조형으로의 이형 윤활제 도포 장치, 유리병 제조용 조형으로의 이형 윤활제 도포 방법, 유리병 제조 장치, 및 유리병 제조 방법 |
| KR20200051817A (ko) * | 2017-09-29 | 2020-05-13 | 니혼 야마무라가라스 가부시키가이샤 | 유리병 마무리 성형용 금형으로의 이형제 도포 장치, 유리병 마무리 성형용 금형으로의 이형제 도포 방법, 유리병 제조 장치, 및 유리병 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55134624U (ja) | 1980-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08255028A (ja) | 直列制御形レギュレータ | |
| JPS605383Y2 (ja) | キ−ボ−ド多重打鍵検出回路 | |
| US4080514A (en) | Graphical input apparatus for electrical equipment | |
| US4140977A (en) | Signal translation circuits | |
| JPH0624347U (ja) | 過電流監視回路 | |
| CN111175561B (zh) | 一种双电源电压检测电路及系统 | |
| GB809852A (en) | Improvements in or relating to electric circuits including transistor devices | |
| CA1228643A (en) | Analog process controller with digital monitor | |
| JPH0749423Y2 (ja) | 導電率測定検出回路 | |
| JPS5928287B2 (ja) | プツシユプル増幅回路 | |
| JPS5853778Y2 (ja) | ミユ−テイングカイロ | |
| GB1039502A (en) | Improvements in hybrid electrometer circuit with improved stability | |
| US4024471A (en) | Meter and amplifier circuit for measuring AC and DC signals | |
| JPS6356564B2 (ja) | ||
| JPS6142191Y2 (ja) | ||
| JPH10173444A (ja) | 増幅器の電源電圧切換回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JPH0522873B2 (ja) | ||
| SU534767A1 (ru) | Нелинейный элемент | |
| JPH0316065Y2 (ja) | ||
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JPS6219974Y2 (ja) | ||
| JP2865296B2 (ja) | 利得制御装置 | |
| JPS6166130A (ja) | 赤外線検出装置 |