JPS605361A - プログラムｒｏｍ動作チエツク方式 - Google Patents
プログラムｒｏｍ動作チエツク方式Info
- Publication number
- JPS605361A JPS605361A JP58113223A JP11322383A JPS605361A JP S605361 A JPS605361 A JP S605361A JP 58113223 A JP58113223 A JP 58113223A JP 11322383 A JP11322383 A JP 11322383A JP S605361 A JPS605361 A JP S605361A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- chip
- address
- program
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明はプログラムＲＯＭ動作チェック方式に係り、特
にマイクロ・プロセッサ装置の処理プログラムが格納さ
れる複数個のＲＯＭ （リード・オンリー・メモリ）を
実装するシートの動作を検査する為、ＲＯＭチップ別に
順次アクセスする命令コードを各チップに記憶させ、初
期ルーチン時及び処理待ち時間に各チップをアクセスし
、異常を監視機能により検出するプログラムＲＯＭ動作
チェック方式に関するものである。
にマイクロ・プロセッサ装置の処理プログラムが格納さ
れる複数個のＲＯＭ （リード・オンリー・メモリ）を
実装するシートの動作を検査する為、ＲＯＭチップ別に
順次アクセスする命令コードを各チップに記憶させ、初
期ルーチン時及び処理待ち時間に各チップをアクセスし
、異常を監視機能により検出するプログラムＲＯＭ動作
チェック方式に関するものである。
（ｂ）、従来技術の問題点
従来はマイクロ・プロセッサ装置の処理プログラムを実
行する上で一定の決まった処理を成る一定時間間隔で実
行させるウォッチ・ドック監視機能（Ｗａｔｃｈ Ｄｏ
ｇ） 、無効アドレス・アクセスを検出するインバリッ
ド・アドレス検出（Ｉ ｎｖａｌｉｄＡ ｄｄｒｅｓｓ
）方式、又はＲＯＭ領域にパリティ・ビットを付加す
るハードウェア検出方式等があるが、これらは特定のプ
ログラムに就いてのチェック及びパリティ・チェックで
あって、ＲＯＭ単位に検査する方式はなく、従って検査
しようとするＲＯＭに格納されている処理プログラムが
実行される迄、ＲＯＭの故障は検出が出来ないと云う欠
点があった。
行する上で一定の決まった処理を成る一定時間間隔で実
行させるウォッチ・ドック監視機能（Ｗａｔｃｈ Ｄｏ
ｇ） 、無効アドレス・アクセスを検出するインバリッ
ド・アドレス検出（Ｉ ｎｖａｌｉｄＡ ｄｄｒｅｓｓ
）方式、又はＲＯＭ領域にパリティ・ビットを付加す
るハードウェア検出方式等があるが、これらは特定のプ
ログラムに就いてのチェック及びパリティ・チェックで
あって、ＲＯＭ単位に検査する方式はなく、従って検査
しようとするＲＯＭに格納されている処理プログラムが
実行される迄、ＲＯＭの故障は検出が出来ないと云う欠
点があった。
（Ｃ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
処理プログラムが格納されているＲＯＭをチップ毎にア
クセスし、其のＲＯＭの書込み不良、ＲＯＭ実装時の動
作不良、又は時間の経過による素子の不良等を、プログ
ラムの空き時間を利用して監視し、ハードウェアを付加
せず、従来の検出機能を其の侭使用してＲＯＭの異字を
検出するプログラムＲＯＭ動作チェック方式を提供する
ことである。
処理プログラムが格納されているＲＯＭをチップ毎にア
クセスし、其のＲＯＭの書込み不良、ＲＯＭ実装時の動
作不良、又は時間の経過による素子の不良等を、プログ
ラムの空き時間を利用して監視し、ハードウェアを付加
せず、従来の検出機能を其の侭使用してＲＯＭの異字を
検出するプログラムＲＯＭ動作チェック方式を提供する
ことである。
（ｄ）９発明の構成
上記の目的は本発明によれば、マイクロ・プロセッサを
使用し複数個のＲＯＭチップにプログラムを蓄積して動
作する装置に於いて、前記各ＲＯＭチップ別に順次アク
セスする命令コードを前記プログラムに格納し、前記各
ＲＯＭチップ別の動作を確認することを特徴とするプロ
グラムＲＯＭ動作チェック方式を提供することにより達
成される。
使用し複数個のＲＯＭチップにプログラムを蓄積して動
作する装置に於いて、前記各ＲＯＭチップ別に順次アク
セスする命令コードを前記プログラムに格納し、前記各
ＲＯＭチップ別の動作を確認することを特徴とするプロ
グラムＲＯＭ動作チェック方式を提供することにより達
成される。
（ｅ）１発明の実施例
本発明はプログラム命令コードをプログラムを格納して
いるＲＯＭの固定アドレスに記憶させておき、初期ルー
チン時及び処理待ち時間に各チップをアクセスし、具の
命令を実行させ、ＲＯＭチップの動作を検査するように
したものである。
いるＲＯＭの固定アドレスに記憶させておき、初期ルー
チン時及び処理待ち時間に各チップをアクセスし、具の
命令を実行させ、ＲＯＭチップの動作を検査するように
したものである。
第１図は本発明の一実施例を示す図である。
第２図は本発明の一実施例の動作を説明するフロー・チ
ャートである。
ャートである。
令弟１図の（ａ）に示すプログラム領域１をＲＯＭに格
納する場合を考える。
納する場合を考える。
使用するＲＯＭは第１図の（ト））に示す様にチップＲ
ＯＭ１、ＲＯＭ２、ＲＯＭ３・・・ＲＯＭｎのｎ個のチ
ップで構成されているものとする。
ＯＭ１、ＲＯＭ２、ＲＯＭ３・・・ＲＯＭｎのｎ個のチ
ップで構成されているものとする。
更に第１図の（ａｌに示す様に、プログラム領域１の（
１）は、チップＲＯＭ−１に格納し、プログラム領域１
の（２）は、チップＲＯＭ−２に格納し、以下順次プロ
グラム領域１の（ｎｌはチップＲＯＭ −ｎに格納され
ているものとする。
１）は、チップＲＯＭ−１に格納し、プログラム領域１
の（２）は、チップＲＯＭ−２に格納し、以下順次プロ
グラム領域１の（ｎｌはチップＲＯＭ −ｎに格納され
ているものとする。
本発明によると、チップＲＯＭ−１に対応するアドレス
をＡ１チップＲＯＭ−２に対応するアドレスをＢ１以下
順次チップＲＯＭ −ｎに対応するアドレスをＭと決め
、此れに次のチップＲＯＭをアクセスするジャンプ命令
ＣＪＭＰ＊＊＊＊）を格納する。
をＡ１チップＲＯＭ−２に対応するアドレスをＢ１以下
順次チップＲＯＭ −ｎに対応するアドレスをＭと決め
、此れに次のチップＲＯＭをアクセスするジャンプ命令
ＣＪＭＰ＊＊＊＊）を格納する。
プログラム実行上チェック処理の実行となった時、第２
図のフロー・チャートに示す様に、ＹＥＳならばアドレ
ス八にジャンプする。
図のフロー・チャートに示す様に、ＹＥＳならばアドレ
ス八にジャンプする。
アドレスＡには上記の様にアドレスＢへのジャンプ命令
（ＪＭＰ・アドレスＢ〕が格納されているので、アドレ
スＢヘジャンプする。
（ＪＭＰ・アドレスＢ〕が格納されているので、アドレ
スＢヘジャンプする。
尚此のジャンプ動作はマイクロ・プロセッサのアーキテ
クチアの命令フェッチで自動的に判断されて実施される
。
クチアの命令フェッチで自動的に判断されて実施される
。
アドレスＢには上記の様にアドレスＣへのジャンプ命令
（ＪＭＰ・アドレスＣ〕が格納されているので、アドレ
スＣヘジャンプする。
（ＪＭＰ・アドレスＣ〕が格納されているので、アドレ
スＣヘジャンプする。
此の様に順次各ＲＯＭ命令を実行し、アドレスＭに来た
時アドレスＭにはアドレスＡ′へのジャンプ命令が格納
され、引続き他処理プログラムが実行される。
時アドレスＭにはアドレスＡ′へのジャンプ命令が格納
され、引続き他処理プログラムが実行される。
上記の様に命令を配置し実行する時は、何れかのチップ
ＲＯＭに不良があればジャンプ命令は実行されずプログ
ラムが暴走し、従来の監視機能により動作不良が検出出
来る。
ＲＯＭに不良があればジャンプ命令は実行されずプログ
ラムが暴走し、従来の監視機能により動作不良が検出出
来る。
（ｆ）８発明の効果
以上詳細に説明した様に本発明によれば、特別にＲＯＭ
チップ・チェック用のハードウェアを使用することなく
、プログラム格納命令を考慮することによりＲＯＭチッ
プのチェックが可能となり、プログラムを蓄積するＲＯ
Ｍの動作の監視が出来ると云う大きい効果がある。
チップ・チェック用のハードウェアを使用することなく
、プログラム格納命令を考慮することによりＲＯＭチッ
プのチェックが可能となり、プログラムを蓄積するＲＯ
Ｍの動作の監視が出来ると云う大きい効果がある。
第１図は本発明の一実施例を示す図である。
第２図は本発明の一実施例の動作を説明するフロー・チ
ャートである。 茅１図 （０１） ＜、ｂ） 竿２ 図
ャートである。 茅１図 （０１） ＜、ｂ） 竿２ 図
Claims (1)
- マイクロ・プロセッサを使用し複数個のＲＯＭチップに
プログラムを蓄積して動作する装置に於いて、前記各Ｒ
ＯＭチップ別に順次アクセスする命令コードを前記プロ
グラムに格納し、前記各ＲＯＭチップ別の動作を確認す
ることを特徴とするプログラムＲＯＭ動作チェック方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113223A JPS605361A (ja) | 1983-06-23 | 1983-06-23 | プログラムｒｏｍ動作チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113223A JPS605361A (ja) | 1983-06-23 | 1983-06-23 | プログラムｒｏｍ動作チエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605361A true JPS605361A (ja) | 1985-01-11 |
Family
ID=14606686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113223A Pending JPS605361A (ja) | 1983-06-23 | 1983-06-23 | プログラムｒｏｍ動作チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605361A (ja) |
-
1983
- 1983-06-23 JP JP58113223A patent/JPS605361A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58159164A (ja) | メモリプログラマブル制御装置の欠陥診断方法および診断装置 | |
| JPS6229827B2 (ja) | ||
| US9984766B1 (en) | Memory protection circuitry testing and memory scrubbing using memory built-in self-test | |
| IE56792B1 (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| JPS605361A (ja) | プログラムｒｏｍ動作チエツク方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| US20070179635A1 (en) | Method and article of manufacure to persistently deconfigure connected elements | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| CN118779166A (zh) | 不良内核的自检方法、多核芯片、自检系统及机器人 | |
| JPS60100230A (ja) | 実時間主記憶部検査装置 | |
| JPS6223336B2 (ja) | ||
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPH0628329A (ja) | 計算機システムへの入力データ検査システム | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| JPS59124097A (ja) | メモリ検定方法 | |
| JPS63192141A (ja) | マルチプロセサシステムの障害情報ログアウト方式 | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPH036618A (ja) | スタックポインタの異常検出回路 | |
| JPS59206944A (ja) | マイクロプログラム監視装置 | |
| JPS6139136A (ja) | 情報処理装置の検査方式 | |
| JPS61109152A (ja) | 誤動作検出装置 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPH04236644A (ja) | キャッシュメモリ診断方式 |