JPS6053035A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6053035A
JPS6053035A JP16033383A JP16033383A JPS6053035A JP S6053035 A JPS6053035 A JP S6053035A JP 16033383 A JP16033383 A JP 16033383A JP 16033383 A JP16033383 A JP 16033383A JP S6053035 A JPS6053035 A JP S6053035A
Authority
JP
Japan
Prior art keywords
pellets
plural number
semiconductor device
board
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16033383A
Other languages
English (en)
Other versions
JPH0534830B2 (ja
Inventor
Kunizo Sawara
佐原 邦造
Kanji Otsuka
寛治 大塚
Takashi Ishida
尚 石田
Masatoshi Seki
関 正俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16033383A priority Critical patent/JPS6053035A/ja
Publication of JPS6053035A publication Critical patent/JPS6053035A/ja
Publication of JPH0534830B2 publication Critical patent/JPH0534830B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、半導体技術、特に、高密度実装技術に関し、
たとえば、1枚の配線基板に複数のペレット(千ツブ)
を実装するいわゆるマルチチップ技術に使用して有効な
技術に関する。
[背景技術] 半導体装置において、実装密度を上げる技術として、1
枚の配線基板に複数のペレットを実装することが考えら
れるが、このような技術によれば放熱が問題化すると考
えられる。
放熱対策を講じたマルチチップ型半導体装置として、複
数のペレットが配線基板上にフェイスダウンボンディン
グ法(後述参照)により実装されるとともに、基板上に
被せられたキャップにより気密封止され、各ペレットに
はヒートシンクがスプリングにより熱的に接触され、こ
のヒートシンクにより放熱されるように構成されている
ものが考えられる。しかし、このように放熱性を向」二
させても複数のペレットを十分放熱せしめるだりの放熱
性がjMられない。
また、かかる半導体装置においては、構造が複雑になっ
たり、ペレットと配線基板との膨張率が異なり、耐久性
が低いという問題点があることが、本発明者によって明
らかにされた。
[発明の目的] 本発明の目的は、構造簡単で、耐久性が良い放熱構造を
有する高密度実装可能な半導体技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうし代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、熱伝導性が良い絶縁基板上に複数のペレット
を実装し、この実装基板を複数、熱伝導性が良い絶縁基
板上に実装してなる階層構造とすることにより、高密度
実装と放熱とを同時に確保するようにしたものである。
[実施例1] 第1図は本発明の一実施例である半導体装置を示す斜視
図、第2図はサブボードの底面図である。
本実施例において、この半導体装置は、配線基板として
のマザーボード1と、ペレット実装基板としての複数(
図示例では2(lliI)のサブボード2とを備えてい
る。これらボード1および2は、熱伝導性が良い電気的
絶縁材料としての炭化けい素(SiC)を主成分とする
材料からなる電気絶縁用基Fj、(たとえば、特開昭5
6−66086号および特開昭5’l−2591号公報
参照。)を用−いて構成されており、その熱膨張係数は
、後記するペレットの構成材料であるシリコン(’Si
)のそれとほぼ等しく設定されている。
マザーボード1には周辺部に多数本のアキシャルビン3
が下向きに突設され、このピン3はマザーボート内の多
層配線(図示せず)に電気的に接続されている。この多
層配線は他方において、マザ−ボード1上面における2
つの領域に形成された多数のボンディングバット4に電
気的に接続されている。このバッド4群は2つの領域に
おいて、はぼ正方形の外形線上に規則的に配列され、各
バッド4上にはばんだハンプ(図示省略)が突設される
サブボード2の上面には、複数(図示例では41固)の
ペレット5がフェイスダウンボンディング法によりtj
M枝的ハウ電気的に接続されて実装されている。すなわ
ち、ペレット5はサブボード2の所定位置に、適当な位
置合わせ手段によってサブボー1−2乙こおけるボンデ
ィングバンド上のはんだハンプ(図示省略)とペレット
5におりるボンディングバンド上のはんだハンプ(図示
省略)との相互を整合された後、加熱炉、はんだ槽等か
らなる適当な加熱手段によって多点のハンプ相互を同時
に溶融一体化されてほぼ円柱形状の接続はんだ6を形成
されることにより、実装されている。
ベレy h 5のそれぞれは、記憶1尺(+I=や論■
!四)踏IL等を発揮するように回路構成され、複数の
ペレソI・5により所望の総合機能が発揮されるように
適ン−′Iに設d1されている。
す゛ゾホーF’ 2の上面には、論理機能?di修川の
用ノt” 7が各ペレット5の周囲に多数個形成され、
このバット7は所望の論理機能が得られない場合にJ君
ノイ1回路変更に必要に応して使用される。
サブボート2の下面には、多数のコンデンサ8が成膜さ
れており、このコンデンサ8はペレット5におけるイン
ピーダンス整合をとるために必要に応して使用される。
サブボード2の下面における周辺部には、複数のボンデ
ィングバット9がマザーボード1における相手方バッド
4に対応するように配設されており、各バッド9上には
ほぼ切欠球形状のハンプ10が突設されている。各ボン
ディングバット9はサブボード2内に形成された多層配
線(図示せず)を介しサブボード上面の接続はんだ6に
電気的に接続され、これにより各ペレット5に連絡され
ている。
ザブボード2ごとに、これに実装された複数のペレ、1
−5からなる所定の電子回路に関する導通テスト、特性
テスト等の各種検査がそれぞれ実施され、その結果に応
して選別や論理機能の補修作業およびインピーダンス整
合が実施される。
このように、サブボード単位に選別検査が実施されるこ
とにより、作業能率が向上され、不良や補修箇所等に関
する解析をきわめて簡単かつ迅速に実行することができ
ることになる。
選別検査が終了したザブボード2はマザーボーI・1上
の所定位置にフェイスダウンボンディング法により機械
的かつ電気的に接続されてそれぞれ実装される。ずなわ
ち、サブボード2はマザーボート用土の所定の位置に、
適当な位置合わせ手段によって相互のはんだハンプを整
合された後、加熱炉、はんだ槽等からなる適当な加熱手
段によって多点のハンプ相互を同時に/8融一体化され
てル1【ぼ円柱形状の接続はんだ11を形成されるごと
により、実装される。
これにより、マザーボー1・1のアキシャルピン3とペ
レット5の回路とは、マザーボード1の配線、マザーお
よびザブボード間の接続ばんだ11、ザブボート2の配
線、サブボードおよびペレソ1−間の接続はんだ6を介
して出入力可能に連絡されるごとになる。
次に作用を説明する。
マザーボード1におけるアキシャルピン3から各ペレッ
ト5に信号が出入力されることにより、各ペレット5の
回路は共同してまたは独立して論理機能、記憶機能等の
所期の機能を発揮することになる。
かかる稼動に伴う各ペレット5における発熱は、熱伝導
により接続はんだ6を介し、または輻射熱によりこれを
介さずにサブボーF′2に伝播される。
このサブボード2は熱伝導性が良好であるため、熱はザ
ブボード内を速やかに拡散して表面から放出されるとと
もに、マザーボード1に熱伝導により接続はんだ11を
介し、または輻射熱によりこれを介さずに伝達される。
同様に、マザーボード1も熱伝導性が良好であるため、
熱はその内部を速やかに拡散して表面から放出される。
このように、熱の伝播が良く、放熱面積が広(得られる
ため、装置全体における放熱性能がきわめて高くなる。
したがって、ペレット5を高密度に実装することが許容
される。
また、ペレットにヒートシンクをスプリングで強制的に
押接させることにより放熱のための熱伝播を確保する構
造でなはなく、ペレ・、71−5をサブボード2に実装
することにより熱伝播を頷保する構造であるため、構造
簡単であり、がっ、ヒートシンクの押接力によりペレッ
トが破1j3される等の事故の危険も全くなく、高い耐
久性が4.!lられる。
さらに、ペレットがフェイスダウンボンディングされて
いるため、発熱面であるペレット上の回路形成面がヒー
トシンクであるサブボード2に熱的に直接臨み、各ペレ
ット間の熱伝播が互いにほぼ等しく制御されることにな
り、各ペレット間)熱抵抗のばらつきが抑制される。
前記SiCを主成分とする材料から作られたサブボード
26、二おいては、その熱膨張係数がペレソh 5のシ
リコン基板のそれとほぼ同一であるため、熱膨張差によ
る機械的歪の発生が抑制されることになる。かかる歪発
生の抑制により、ペレット5とザブボート2との接続は
んだ6が所期の状態を卸持することになるため、優れた
耐久性が得られるごとになる。
[実施例2コ 第3図は本発明の他の実施例である半導体装置を示す斜
視図である。
本実施例が前記実施例と異なる点は、サブボード2がマ
ザーホード1上に、接着剤による接着やはんだ付は等に
よる溶着等の適当な手段により機械的にボンディングさ
れるとともに、ザブボート2上面の周辺部に形成された
ボンディングパソド9Aと、マザ−ボード1上面におけ
るサブボード2の周囲に形成されたボンディングパノド
4AとがボンディングワイヤIIAにより電気的に接続
された点にある。
本実施例においては、サブボード2の熱は熱伝導により
マザーボード1にきわめて速やかに伝播される。
[効果] (1)、熱伝導性の良い絶縁基板上に複数のペレットを
実装し、この実装基板を複数、熱伝導性が良い絶縁基板
上に実装する階層構造とすることにより、高密度実装が
可能になるとともに、放熱面積が広がるため、高い放熱
性能が得られる。
(2)、ベレットを実装基板にフェイスダウンボンディ
ング法を用いて実装することにより、ペレノ1を基板に
機械的かつ電気的に接続することができるため、階層構
造とあいまって構造が簡略化でき、かつ放熱性能が一層
高くなる。
(3)、ペレ/1実装基板に論理機能?ili修用パ・
ノ1′とコンデンサとを設けることにより、論理機11
1」の補修およびインピーダンスの整合が実施できるた
め、多機能および同性能を有する半導体装置がitJら
れ、たとえば、ワンパッケージ型のコンピコーータを作
り出すことができる。
(4)基板をSiCを主成分とする月オ′1を用い−ご
形成するごとにより、ベレノ1−との間のf:ハ膨張差
による機械的歪が抑制できるため、ベレットと基板とが
所期の実装状態を永く維持するごとになる。
以上本発明者によってなされた発lす)を実施例に!、
−づき置体的に説明したが、本発明は前記実施例に限定
されるものではなく、その要旨を逸脱し7ない範囲で種
々変更可能であることはいうまでもない。
たとえば、ペレットの実装手段はフェイスダウンボンデ
ィング法に限らず、ワイヤボンディング法等を使用して
もよい。
階層構造は3層に限らず、4層以上に構成してもよい。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である論理機能および記憶
機能を備えた半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、大容
量の記憶機能を備えた半導体装置等にも適用できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す斜視図、第2図はその
要部を示す底面図、 第3図は本発明の他の実施例を示す斜視図である。 1・・・マザーボード(配線基板)、2・・・ザブボー
ト(実装基板)、3・・・アキジャルビy、4.4A、
9.9A・・・ボンディングパノ1−15・・・ペレッ
ト、6・・・接続はんだ、7・・・論理機能補修用バン
ド、8・・・コンデンサ、10・・・ハンプ、11・・
・接続はんだ、11Δ・ ・・ボンディングワイヤ。 代理人 弁理士 高 橋 明 夫、−、第 2 図 9 λ 167−

Claims (1)

  1. 【特許請求の範囲】 1、熱伝導性が良い電気的絶縁材料からなる実装基板上
    に複数のペレットが実装され、この実装基板が複数、熱
    伝導性が良い電気的絶縁材料からなる別の基板上に実装
    されていることを特徴とする半導体装置。 2、ペレット実装基板が、ペレット実装面に論理?il
    i修用バッドを有し、他面にコンデンサを有することを
    特徴とする特許請求の範囲第1項記載の半導体装置。 3、熱伝導性が良い電気的絶縁材料として、炭化けい素
    を主成分とする材料が使用されていることを特徴とする
    特許請求の範囲第1項記載の半導体装置。
JP16033383A 1983-09-02 1983-09-02 半導体装置の製造方法 Granted JPS6053035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16033383A JPS6053035A (ja) 1983-09-02 1983-09-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16033383A JPS6053035A (ja) 1983-09-02 1983-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6053035A true JPS6053035A (ja) 1985-03-26
JPH0534830B2 JPH0534830B2 (ja) 1993-05-25

Family

ID=15712698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16033383A Granted JPS6053035A (ja) 1983-09-02 1983-09-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6053035A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260352A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5178176A (ja) * 1974-12-20 1976-07-07 Ibm
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5178176A (ja) * 1974-12-20 1976-07-07 Ibm
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260352A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH0534830B2 (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JP2570498B2 (ja) 集積回路チップ・キャリア
US7119427B2 (en) Stacked BGA packages
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
KR100843214B1 (ko) 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP2975979B2 (ja) ボールグリッドアレイ半導体パッケージ用可撓性回路基板
KR100690922B1 (ko) 반도체 소자 패키지
TWI255518B (en) Chip package
US20040188831A1 (en) Semiconductor package with heat spreader
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH05211202A (ja) 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
US9947457B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
KR20080051463A (ko) 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
JP3811467B2 (ja) 半導体パッケージ
JP2001168131A (ja) 薄型相互接続構造
US20070069361A1 (en) Chip package and substrate thereof
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JPS6053035A (ja) 半導体装置の製造方法
JPS6127667A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JPH0786493A (ja) マルチチップモジュール
JPS59117252A (ja) 半導体装置
JPH11289047A (ja) マルチチップモジュールおよびその製造方法
JP4767556B2 (ja) 半導体装置
JPH0989981A (ja) チップキャリア
JPH023263A (ja) 半導体装置