JPS6052449B2 - 割込み処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は電子計算機の割込み処理方式に関するものであ
る。

従来、電子計算機の割込み方式としては、周辺装置等で
割込みが発生すると、その時実行しているプログラムを
中断しその時のプログラムカウンタの値を定められた番
地にストアした後、ある特定の番地に記憶されている内
容の示す番地にジャンプすることにより割込み処理を行
つていた。

そのジャンプ先のプログラムによつて、どの装置がーー
Ｗｈ −＾一、４、Ｌ゛１、゛ −゛ をあ１１
１−”のプログラムによる割込み処理を行つた後割込み
が生じた時点でメモリに記憶していたプログラムカウン
タの値を再開番地として割込みによつて中断した処理プ
ログラムを再関するのである。ところが、高速で動作す
る周辺装置の割込み処理をプログラムで制御しようとす
ると時間がかかりすぎて処理が間に合わないという場合
力化ばしば起こる。これは割込んだ装置や割込み原因を
調べるプログラムのステップ数がかなりの量になるため
である。この他に割込んだ装置を調べなくてすむように
、装置ごとの割込みによつて、ジャンプするための番地
を記憶している主記憶メモリの番地を異なるようにして
いるハードウェア構成となつたものもある。ところが、
このようにしてもまだ間に合わない場合がある。このよ
うな場合、その装置のために特別なハードウェアを作つ
て、そのハードウェアに高速な処理を受け持たせて、計
算機には時々しか割込みが生じないようにしたものであ
る。しかし特別なハードウェアを作るということは、値
段が高くなり、プログラムによる制御のように変更に対
する柔軟性が欠けるので、好ましいことではない。

更にまた計算機が常に装置の状態を監視するとｉいう方
法もあるが、急な処理を必要とする割込みが時々しか生
じないのに計算機が、監視だけのために待つていること
になり、これも好ましくない。

本発明の目的は、以上述べたように、ハードウエア処理
でなければ、追従できないような急な処理を必要とする
装置の割込み処理に対しても適用できる手段を持つた計
算機を提供することにある。本発明によればマイクロプ
ログラムによつてマクロ命令を実現する電子計算機の中
央処理装置において、各マクロ命令に対応するマイクロ
プログラムの実行に先立つて割込みが生じていないかど
うかをマイクロプログラムでチエツクし、割込みが生じ
てない場合は通常のマクロ命令のためのマイクロプログ
ラムを実行し、割込みが生じている場合、割込み源に対
応した割込みビツトを調べる手段を持ち、あらかじめ定
められたビツトの場合゛には、一連の割込み処理をマイ
クロプログラムで実行した後マクロ命令による割込みシ
ーケンスに移りあらかじめ定められたビツトでない場合
には、すぐマクロ命令による割込みシーケンスに移るよ
うに構成されたことを特徴とする割込み処理方式が得ら
れる。

最近の中央処理装置は、マクロ命令を実現するのにマイ
クロプログラムによる制御方法を用いたものがほとんど
である。

また高速の装置を制御す−るのに以前からマイクロプロ
グラムによる制御も数多く行なわれていた。中央処理装
置内のマイクロプログラム制御回路と高速な装置のマイ
クロプログラムによる制御回路は本質的に同じであるの
で、中央処理装置のマイクロプログラム制御回路！を用
いれば、高速装置の制御も可能である。ところが前に述
べたように、高速な装置を割込み方式で制御することは
不可能である。そこで、低速の装置に対しては、通常の
割込みを行い、高速の装置に対しては、中央処理装置内
のマイクロプログ５ラム制御回路によつて制御を行うこ
とにすれば非常に汎用性のある計算機が出来上る。した
がつて本発明では、１つのマクロ命令を取り出すに先立
つて、マイクロプログラムによつて割込みが生じていな
いかどうかをチエツクし、割込みが生じて４いなければ
、マイクロプログラムによる命令の取出し、実行という
処理を行うが、割込みが生じていると、この割込みが、
どの割込みビツトであるかを調べ、あらかじめ定められ
た特殊ビツトであるなら、一連の割込み処理マイクロプ
ログラムを実行して通常の割込み処理のためのマイクロ
プログラムを実行する。ここでいう通常の割込み処理の
ためのマイクロプログラムとは、前に述べた割込み時点
のプログラムカウンタの値を主記憶メモリの特定の番地
にストアし、ある特定の番地よりデータを読出しその値
をプログラムカウンタにセツトすることを意味する。割
込みの原因となつたビツトがあらかじめ定められた特殊
ビツトでない）ならば、すぐ通常の割込み処理のための
マイクロプログラムを実行する。このようにして本発明
は、これまでの割込み方式とマイクロプログラムによる
装置制御方式が上手に組み合わされたことになる。また
マクロ命令で常に監視する方法よりもさらに高速制御が
可能である。

というのは、マクロ命令では、常に命令を取出すという
マイクロプログラムのステツプが必要であるが、マイク
ロプログラムのみで制御する場合はこのステツプがいら
ないからである。次に本発明の実施例について図面を参
照して説明する。

第１図は、本発明の一実施例を示す中央処理装置のプロ
ツク図である。この実施例は制御バス２１、アドレスバ
ス２２、割込み線２３、データバス２４のバス信号線と
マイクロプログラム制御回路と、一点鎖線で囲まれた演
算回路２５より構成されている。演算回路２５は、ＡＭ
２９Ｏｌとして市販されているマイクロコンピユータ用
ＬＳＩである。この中央処理装置においてスタートの指
示があるとタイミング発生回路２６よりパルスが発生し
はじめ、マイクロプログラムカウンタ２７をカウントア
ツプさせる。ただしスタートの指示の発生した時点では
、マイクロプログラムカウンタをクリアして＼という値
からカウントアツプするようにする。するとマイクロプ
ログラムメモリ２８はマイクロプログラムカウンタ２７
の値に応じてその出力端に順次マイクロプログラムが出
力され、マイクロ命令レジスタ２９に供給される。マイ
クロ命令レジスタ２９のデータは切換回路２０１〜２０
７の入力データや制御信号として用いられる。また、マ
イクロ命令レジスタ２９のデータはデータレジスタ２１
０、アドレスレジスタ２１１、Ｑレジスタ２１２へのク
ロツクパルスとなるものもあり、更にシフタ２１３，２
１４のシフト方向、シフトビツト数を指示する制御信号
となるものもあり、更にまた演算回路２１５の演算の種
類を指示するものとなるものもあり、且つまたフラグコ
ントロール回路２１６への制御信号ともなる。このよう
にスタートが、かかると演算回路２５はマイクロプログ
ラムによつて、２ポートメモリ２１７のある番地の内容
を取り出してこれをアドレスレジスタ２１１に出力する
。したがつてこの中央処理装置に接続されたメモリ上で
のプログラムのスタート番地は、このスタート時にとり
出された２ポートメモリ２１７の内容と等しい。２ポー
トメモリ２１７の各番地は、レジスタやプカグラムカウ
ンタ、スタツクポインタ一等として利用される。

データパス２４には、アドレスバス２２の内容によつて
示された番地のメモリのデータが出力され、出力された
データは命令レジスタ２１８にタイミング発生回路２６
よりのクロツクパルスによつて読込まれる。命令レジス
タのデータの一部は、マツピング読出し専用メモリ２１
９によつてアドレス変換され、切換回路２０７を通して
マイクロプログラムカウンタに導かれマイクロプログラ
ムカウンタの内容がプリセツトされるアドレスを示すた
めのデータ信号として用いられる。フラグコントロール
回路２１６の出力パルスは、マイクロプログラムカウン
タ２７をプリセツトするために用いられる。すなわち、
タイミング発生回路２６の出力パルスは、命令レジスタ
２１８に与えられ次にフラグコントロール回路２１６を
経てマイクロプログラムカウンタ２７に与えられ、この
カウンタ２７はマツピング読出し専用メモリの出力値に
プリセツトされる。この値がすなわち各マクロ命令のス
タート番地である。この番地より該当するマクロ命令に
対する一連のマイクロプログラムが書かれている。これ
らのマイクロプログラムの最後の方には、割込みによつ
てセツトされるレジスタ２２０の内容が読めるようなマ
イクロプログラムが書かれている。一方レジスタ２２０
の出力は切換回路２０３，２０４を経て演算回路２１５
に導かれ２ポートメモリ２１７の特定の番地の内容と演
算を施され、割込みが生じている場合は、フラグコント
ロール回路２１６の出力線２２１にパルスを発生し、マ
イクロプログラムカウンタ２７がプリセツトされ、割込
み処理のためのマイクロプログラムにジアップする。割
込みが生じていない場合は、フラグコントロール回路２
１６の出力線２２１にパルスが発生しないので次のマイ
クロプログラムを実行する。すなわちこのマイクロプロ
グラムは、次のマグ口命令を取り出すような一連のマイ
クロプログラムである。

割込みが生じた場合は、割込み処理のためのマイクロプ
ログラムルーチンにジアップするが、このマイクロプロ
グラムの最初の部分には、レジスタ２２０のどのビツト
であるかを判定するマイクロプログラムがあり、マクロ
割込みとなるように指定されたビツトであれば、マクロ
割込みを起すようなマイクロプログラムにジアップする
。

この処理が終ると、次の命令取り出しを行うようなマイ
クロプログラムルーチンに移る。逆の場合は、一連のマ
イクロプログラムによる割込み処理を行つた後、マクロ
割込みを起すマイクロプログラムを実行して、前と同じ
ように次の命令取出しを行うマイクロプログラムを実行
して、次の命令実行に移る。この実施例の場合は、命令
の実行最後と次の命令取り出しのマイクロプログラムの
間に、割込みが生じていないか判定するマイクロプログ
ラムルーチンを設け、さらに割込みが生じた場合、すぐ
マクロレベルの割込みとするかマイクロプログラムレベ
ルである程度の処理をした後マクロレベルの割込みとす
るかを、レジスタ２２０のビツトの”位置によつて判定
した。

第２図は主記憶装置のメモリマツプである。

これを用いて更に詳細に説明するとこの実施例では、割
込みが生じた場合１０幡地の内容で示される番地にジア
ップするものとする。また割込みが」生じた時のプログ
ラムカウンタの値は１０１番地に書き込まれるものとす
る。また９幡地の内容を読んだ場合どの装置で割込みが
起つたか解かるものとする。すなわち１つの割込み源に
対して１ワードの内ｌの１つのビツトが対応するように
ハードウエアで構成されているものとする。

また１ワードが１６ビツトであるとし、上位８ビツトは
、前に述べたあらかじめ定められた特殊ビツト（以下Ｓ
ＢＩＴとする）であり下位８ビツトは特殊ビツトでない
（以下ＮＢＩＴとする）とする。各装置はマスク用のフ
リツプフロツプと割込みが生じた場合セツトするフリツ
プフロツプとを持つており、両方の出力をＮ，ＡＮＤし
たものは割込み線に接続されている。

この信号線は各装置とも共通でワイドオアの機能をもつ
ている。どれか１つの装置でも割込みが生ずれば、この
割込み線は１０ｗとなる。

中央処理装置のマイクロプログラムは命令の取出しに先
立つて常にこの信号線の状態をチエツクする。割込んで
いなければ、命令取出しのマイクロプログラム処理に移
るが、割込んでいれば、マイクロプログラムは９幡地の
内容を読込み何ビツト目がセツトされているかを調べる
。これ力ＳＢＩＴである場合は、そのビツトに対応する
装置のために用意されたマイクロプログラムを実行した
後通常の割込み処理のためのマイクロプログラムを実行
する。

ここでプログラムカウンタの値を１０１番地にストアす
る等のマクロレベルの割込みが生じる。９幡地のセツト
されたビツトがＮＢＩＴの場合は、マイクロプログラム
はすぐマクロレベルの割り込みを生じさせる。

この場合は一般の計算機と何ら変わるところはない。

マクロ命令による割り込み処理を終えた場合１０１番地
の内容を用いてもとの実行中のプログラムにもどること
が出来る。本発明は以上説明したように、割り込みが生
じた場合、割り込みビツトの位置をマイクロプログラム
で検出し、そのビツトがあらかじめ定められた特殊ビツ
トの場合マイクロプログラムで一連の制御を行つた後通
常の割込み処理を行う構成としているため、高速で動作
する装置も制御可能となつた。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は、主記憶
装置のメモリマツプを示す図である。 ２１・・・・・制御バス、２２・・・・アドレスバス、
２３・・・・・・割込み線、２４・・・・・・データバ
ス、２５・・演算回路、２６・・・・・・タイミング発
生回路、２７・・・・マイクロプログラムカウンタ、２
８・・・・マイクカプログラムメモリ、２９・・・・マ
イクロ命令レジスタ、２０１〜２０４・・・・・切換回
路、２１１・・・アドレスレジスタ、２１６・・・・・
・フラグコントロール回路、２２０・・・・・ルジスタ
。

Claims (1)

【特許請求の範囲】
1. １ 割込み発生の有無および前記割込みの発生源を示す
   割込みビットを格納する記憶手段と、マクロ命令に対応
   するマイクロプログラムの実行後に前記記憶手段の内容
   を検出する検出手段と、前記割込みビットのうち予め定
   められた割込みビットに対応させて割込み処理のための
   マイクロプログラムを格納する手段とを有し、前記検出
   手段が前記割込みビットが予め定められたものであるこ
   とを検出したときには前記割込み処理のためのマイクロ
   プログラムを実行し、前記割込みビットが予め定められ
   たものでないときにはマクロ命令による割込み処理を実
   行することを特徴とする割込み処理方式。