JPH08241224A

JPH08241224A - エミュレータ用インターフェース回路

Info

Publication number: JPH08241224A
Application number: JP7045850A
Authority: JP
Inventors: Kazuyuki Tanaka; 和幸田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-03-06
Filing date: 1995-03-06
Publication date: 1996-09-17

Abstract

(57)【要約】【目的】分岐命令時にブレーク可能な小規模なインタ
ーフェースを提供する。【構成】エミュレータ用インターフェース回路１００
は、プロセッサ２００とエミュレータ装置３００とのい
ずれか一方のプログラムカウンタ値を選択するセレクタ
手段２と、プログラムカウンタ値を一時的に格納する退
避用レジスタ３、４と、ブレーク信号Ｂ₁が出力され
たとき、退避用レジスタ３、４にプロセッサ２００から
の、ブレーク信号の出力時のプログラムカウンタ値ｎ及
び次に読み出されたプログラムカウンタ値ｍをエミュレ
ータ装置３００へ順次転送し、ブレーク解除信Ｂ₃号が
出力されたとき、エミュレータ装置３００に格納されて
いる相前後する複数のプログラムカウンタ値を退避用レ
ジスタ３、４に格納させた後、格納させたプログラムカ
ウンタ値ｎ、ｍをプロセッサ２００に転送する制御手段
１と、を備える。エミュレータ装置が遅くても動作す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ
（以下「プロセッサ」と略す。）を動作させるためのソ
フトウェアを開発する際に用いるエミュレータ装置に係
り、特に、プロセッサとエミュレータ装置との間に載置
されるインターフェース回路の改良に関する。

【０００２】一般に、プロセッサ周辺機器を開発する
際、プロセッサに搭載するプログラムの開発が必要であ
る。プログラムの開発にあたっては、プロセッサを含む
ハードウェア及びプロセッサに搭載するプログラムの動
作状況を検査する、いわゆるデバッグ作業が必要とな
る。デバッグの際には、エミュレータ装置を用いて、制
作したプログラムに従って動作するプロセッサの内部の
動作状況を観察するのが一般的である。

【０００３】一方で、近年のプロセッサの高性能化の要
請に伴い、プロセッサの動作周波数は年々飛躍的に高く
なっている。こうしたプロセッサの高速化の要請に沿う
ため、プロセッサはパイプライン動作を採用するもの、
命令メモリや命令キャッシュを内蔵するものが多くなっ
ている。このような高速化されたプロセッサを用いてデ
バッグ作業を行う際、プログラムカウンタ値等のプロセ
ッサの内部動作状況を把握することは困難である。その
ため、プロセッサは、エミュレータ装置本体とプロセッ
サとのデータ交換を仲介するインターフェース回路を内
蔵することも多い。

【０００４】しかし、プロセッサの基板面積やパッケー
ジ面積は限られるため、開発用に使用するインターフェ
ース回路（以下「エミュレータ用インターフェース回
路」という。）を如何に小型化、高性能化するかが課題
となっている。

【０００５】

【従来の技術】通常、エミュレータ装置（例えば、特開
平２−２４２３４４号公報又は特開平３−１２５２３２
号公報に記載されている）は、プロセッサにおけるプロ
グラム動作を任意の時点で中断（ブレーク）させるため
のブレーク機能を備えている。

【０００６】エミュレータ装置は、任意のタイミング又
は条件が満たされたとき、プロセッサにブレークをかけ
る。すなわち、エミュレータ装置は、動作中のプログラ
ムのアドレスを特定するため、プロセッサのプログラム
カウンタからプログラムカウンタ値を読み出して一時的
に格納（退避）する。そして、デバッグ作業のための処
理、例えば、プロセッサの内部レジスタの状態の読み出
しやレジスタ値の変更を行う。

【０００７】再びプロセッサの動作を再開したいときに
は、エミュレータ装置は元の動作状態にプロセッサを復
帰する。すなわち、エミュレータ装置は、ブレーク状態
を解除時、退避したプログラムカウンタ値を再びプロセ
ッサのプログラムカウンタに書込む。

【０００８】従来のエミュレータインターフェース回路
におけるプログラムカウンタの退避及び復帰のための動
作を、図６を用いて説明する。（Ａ）は、通常の命令実
行シーケンス、すなわち、プログラムアドレスが順次イ
ンクリメントされる動作状態におけるブレークの場合を
示す。（Ｂ）は、分岐命令のときの命令実行シーケン
ス、すなわち、プログラムアドレスが全く異なる値に変
更される場合におけるブレークの場合を示す。

【０００９】通常の命令実行シーケンスでは、（Ａ）に
示すように、エミュレータ装置はブレーク時のプログラ
ムカウンタの値、すなわちプログラムアドレス「ｎ」の
みを退避すればよい。

【００１０】これに対し、分岐命令等のプログラムアド
レスが変更される命令実行シーケンスでは、（Ｂ）に示
すように、エミュレータ装置はブレーク時のプログラム
アドレス「ｎ」と分岐先のプログラムアドレス「ｍ」と
の双方を退避する必要がある。このように二つのアドレ
スを格納するのは、ブレーク時の分岐先のアドレスが何
であるかがデバッグ情報として重要な意味を持っている
からである。プログラムアドレスが順次インクリメント
せず、異なるアドレスに分岐する際（以下「命令実行シ
ーケンスが狂う」と表現する。）には、次に正しいアド
レスに分岐するか否かによりソフトウェアの動作の正誤
を確認することが多いのである。

【００１１】上記のように、ブレークを行うアドレスに
より退避の方法が異なるため、エミュレータ装置による
ブレーク動作の制御は複雑になる。このため、従来のエ
ミュレータ装置では、シーケンシャルな命令実行シーケ
ンスが狂う分岐命令でのブレーク動作を禁止することが
あった。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
如く分岐命令におけるプログラムアドレスの変化の様子
はデバッグ作業で重要な意味を有するため、ソフトウェ
ア開発者はプログラムの分岐時こそプロセッサにブレー
クをかけることを望む。ところが、上述したように、分
岐命令時にブレークをかけるためには、通常の命令実行
シーケンスのトレース時と異なるプログラムアドレスの
格納が必要となる。このため、エミュレータ装置は、実
行中の命令を制御し、分岐すると判断したときに、現在
実行中のアドレスと分岐する先のアドレスとを退避す
る、という複雑な制御が必要とされていた。このこと
は、回路規模が大きくなり、エミュレータ装置自体の制
御を複雑にする、という問題を生じる原因となってい
た。

【００１３】そこで、本願発明の課題は、簡単な回路で
命令実行シーケンスの分岐時にブレークが可能なエミュ
レータ用インターフェース回路を提供することにある。

【００１４】

【課題を解決するための手段】図１に、上記課題を解決
する本発明のエミュレータ用インターフェース回路の動
作原理図を示す。

【００１５】図１に示すように、請求項１に記載のエミ
ュレータ用インターフェース回路１００は、所定のプロ
グラムに従って動作するプロセッサ２００とプロセッサ
２００の動作をトレースするエミュレータ装置３００と
の間に介装されるものである。

【００１６】当該エミュレータ用インターフェース回路
は、以下の構成要素を備える。（ａ）（制御手段１より出力される）切換制御信号Ｓ
ＥＬによりプロセッサ２００からのプログラムカウンタ
値（図では、ＰＣ値と略す。）とエミュレータ装置３０
０に格納されたプログラムカウンタ値とのいずれか一方
を選択して出力するセレクタ手段２。（ｂ）セレクタ手段２により選択された少なくとも２
以上のプログラムカウンタ値を格納する退避用レジスタ
３、４。

【００１７】なお、このプログラムカウンタ値は、例え
ば、分岐前と分岐後のプログラムカウンタ値である。（ｃ）以下の動作をする制御手段１。

【００１８】エミュレータ装置３００からプロセッ
サ２００の動作を中断するためのブレーク信号Ｂ₁が出
力されたとき、制御手段１は、ブレーク時におけるプロ
セッサ２００からのプログラムカウンタ値及び当該ブレ
ーク時の次に出力されるプログラムカウンタ値を退避用
レジスタ３、４に退避させ、退避させたこれら複数のプ
ログラムカウンタ値及びをエミュレータ装置３００へ順
次転送させる。

【００１９】エミュレータ装置３００から前記プロ
セッサ２００の動作を再開するためのブレーク解除信号
Ｂ₃が出力されたとき、制御手段１は、切換制御信号Ｓ
ＥＬを出力することによりセレクタ手段２を切り換え
る。そして、エミュレータ装置３００に格納されている
複数のプログラムカウンタ値を退避用レジスタ３、４に
格納させ、格納させたプログラムカウンタ値をプロセッ
サ２００に転送させる。

【００２０】請求項２に記載の発明は、所定のプログラ
ムに従って動作するプロセッサと当該プロセッサの動作
をトレースするエミュレータ装置との間に介装されるエ
ミュレータ用インターフェース回路に関する。

【００２１】当該エミュレータ用インターフェース回路
は、以下の構成要素を備える。（ａ）（制御手段から供給される）切換制御信号によ
りプロセッサからのプログラムカウンタ値、エミュレー
タ装置に格納されたプログラムカウンタ値又はプロセッ
サからの動作情報のうちのいずれか一つを選択して出力
するセレクタ手段。（ｂ）セレクタ手段により選択された少なくとも２以
上のプログラムカウンタ値及び動作情報を格納する退避
用レジスタ。（ｃ）エミュレータ装置からプロセッサの動作を中断
するためのブレーク信号が出力されたとき、当該ブレー
ク信号の出力前におけるエミュレータ装置へ転送中の動
作情報（プログラムアドレス又はトレースデータ等）、
当該ブレーク信号の出力時におけるプログラムカウンタ
値及び次に読み出されるプログラムカウンタ値を退避用
レジスタに退避させ、当該退避させた動作情報及びプロ
グラムカウンタ値をエミュレータ装置へ順次転送させ、
エミュレータ装置からプロセッサの動作を再開するため
のブレーク解除信号が出力されたとき、切換制御信号を
出力することにより、セレクタ手段を切り換えてエミュ
レータ装置に格納されている複数のプログラムカウンタ
値を退避用レジスタに退避させ、当該退避させた動作情
報及びプログラムカウンタ値をプロセッサに出力させる
制御手段。

【００２２】請求項３に記載の発明は、請求項２に記載
のエミュレータ用インターフェース回路において、動作
情報としてプロセッサのプログラムアドレスを用いる。
請求項４に記載の発明は、請求項２に記載のエミュレー
タ用インターフェース回路において、動作情報としてプ
ロセッサのトレースデータを用いる。

【００２３】請求項５に記載の発明は、請求項２に記載
のエミュレータ用インターフェース回路において、動作
情報としてプロセッサのプログラムアドレス及びトレー
スデータを用いる。

【００２４】

【作用】図１に示すエミュレータ用インターフェース回
路１００によれば、以下の動作をする。

【００２５】セレクタ手段２は、例えば、バスセレクタ
等で構成される。そして、トレース中のプロセッサ２０
０から出力されているプログラムカウンタ値、又は、既
にエミュレータ装置３００に格納されたプログラムカウ
ンタ値のいずれか一方を選択する。

【００２６】退避用レジスタ３、４は、例えば、入力さ
れるビット毎にシフトレジスタを２段以上連結して構成
される。このため、セレクタ手段２により選択されたプ
ログラムカウンタ値は、順次シフトされていく。すなわ
ち、シフトレジスタの段毎には、プロセッサから転送さ
る少なくとも２以上のプログラムカウンタ値が格納され
ることになる。

【００２７】いま、プログラムアドレスが「ｎ」から
「ｍ」へ分岐するタイミングでブレーク信号が出力され
たとする。すると、制御手段１はセレクタ手段２を切り
換える。退避用レジスタ３は、最初の命令実行サイクル
で、プログラムアドレス「ｎ」を格納する。次の命令実
行サイクルで、退避用レジスタ３のプログラムアドレス
値「ｎ」は退避用レジスタ４にシフトされ、退避用レジ
スタ３は、分岐先のプログラムアドレス「ｍ」を格納す
る。

【００２８】したがって、ブレーク動作の前後では、分
岐前と分岐後とのプログラムカウンタ値「ｎ」と「ｍ」
とが格納される。そして、エミュレータ装置３００から
プロセッサ２００の動作を中断するためのブレーク信号
Ｂ₁が出力されたとき、プロセッサ２００はブレーク信
号Ｂ₂により動作を中断する。制御手段１は、退避用レ
ジスタ３及び４に格納された複数のプログラムカウンタ
値をエミュレータ装置３００へ順次転送させる。

【００２９】エミュレータ装置３００は、前記プロセッ
サ２００の動作を再開する際、ブレーク解除信号Ｂ₃を
出力する。ブレーク解除信号Ｂ₃を受けて、制御手段１
は、セレクタ手段２を切り換え、エミュレータ装置３０
０に格納されている相前後する複数のプログラムカウン
タ値「ｎ」及び「ｍ」を退避用レジスタ３、４に格納さ
せる。

【００３０】次いで、退避用レジスタ３、４に格納され
たブレーク時のプログラムカウンタ値「ｎ」、「ｍ」を
プロセッサ２００へ出力させる。そして、例えば制御手
段１からプロセッサ２００の動作を再開するためブレー
ク解除信号Ｂ₄が出力されると、プロセッサ２００は動
作を再開する。

【００３１】また、このエミュレータインターフェース
回路は、プロセッサ２００の動作速度に合わせて相前後
したプログラムカウンタ値を格納した後、エミュレータ
装置３００の動作速度に合わせてプログラムカウンタ値
を出力する。

【００３２】したがって、プロセッサ２００の動作速度
がエミュレータ装置３００に比べ大幅に速い場合であっ
ても、動作速度の差により情報を取り込み前に、次の情
報が上書きされるという不都合（情報の取りこぼし）が
ない。

【００３３】請求項２に記載の発明によれば、請求項１
の発明で説明した動作の他に、セレクタ手段を切り換え
ることにより、動作情報を退避用レジスタに格納するこ
とができる。

【００３４】ブレーク時に何らかの動作情報（プログラ
ムアドレス又はトレースデータ等）が出力されていた場
合、退避用レジスタは、この動作情報をも記憶する。し
たがって、プロセッサの動作速度に比べエミュレータ装
置の動作速度が遅い場合でも、動作情報及びプログラム
カウンタ値は漏れなくエミュレータ装置に転送される。

【００３５】請求項３に記載の発明によれば、動作情報
としてプロセッサのプログラムアドレスを用いるので、
ブレーク時にプロセッサからプログラムアドレスが出力
されていた場合でも、プログラムアドレス及びプログラ
ムカウンタ値は、漏れなくエミュレータ装置に転送され
る。

【００３６】請求項４に記載の発明によれば、動作情報
としてプロセッサのトレースデータを用いるので、ブレ
ーク時にプロセッサからトレースデータが出力されてい
た場合にもトレースデータ及びプログラムカウンタ値
は、漏れなくエミュレータ装置に転送される。

【００３７】請求項５に記載の発明によれば、動作情報
としてプロセッサのプログラムアドレス及びトレースデ
ータを用いるので、ブレーク時にプロセッサからトレー
スデータ又はプログラムアドレスのいずれが出力されて
いても、必要な情報は、漏れることなくエミュレータ装
置に転送される。

【００３８】

【実施例】本発明の装置に係る好適な実施例を図面を参
照して説明する。（Ｉ）第１実施例本発明の第１実施例は、請求項１に記載の発明を適用し
たエミュレータ用インターフェース回路に関する。構成の説明図２に、第１実施例のエミュレータ用インターフェース
回路の構成図を示す。

【００３９】図２に示すように、第１実施例のエミュレ
ータ用インターフェース回路１０１は、検査の対象とな
るプロセッサとエミュレータ装置とのインターフェース
回路として動作する。

【００４０】プロセッサとエミュレータ装置とは、それ
ぞれ独自の内部クロックに従って動作しているものとす
る。特に、本実施例では、プロセッサ側のクロックより
もエミュレータ側のクロックの方が低い周波数で動作す
る。すなわち、エミュレータの動作速度が、プロセッサ
の動作速度よりも遅いものとする。

【００４１】制御部１ａは、このプロセッサ側からのク
ロック、エミュレータ側からのクロックをそれぞれ入力
する。また、制御部１ａは、エミュレータ装置本体側か
らブレーク信号Ｉ₃及びブレーク解除信号Ｉ₄を入力
し、これら信号をタイミングを調整して検査対象となる
プロセッサに出力する。

【００４２】さらに、制御部１ａは、プロセッサから以
下の信号を入力する。分岐情報Ｉ₁は、命令実行シーケ
ンスが狂ったか否かの状態を示す。データ使用情報Ｉ₂
は、データバスを使用する命令が実行されたことを示
す。命令情報Ｉ ₅は、現在の命令実行サイクルが分岐を
伴うものであるか否かを示す。

【００４３】そして、エミュレータ装置本体に対して、
プログラムアドレスを転送する旨のアドレス転送信号Ｏ
₆、データバスのトレースデータ又はプログラムカウン
タ値を転送する旨のデータ・ＰＣ転送信号Ｏ₇を出力す
る。

【００４４】さらに、制御部１ａは、セレクタ２ａに選
択信号Ｏ₁を出力し、各退避用レジスタ３、４、６及び
７にラッチ信号Ｏ₂〜Ｏ₅を出力する。セレクタ２ａ
は、バスセレクタ等で構成され、制御部１ａからの選択
信号Ｏ₁に基づいてプロセッサからの退避用のプログラ
ムカウンタ値とエミュレータ装置本体からの復帰用のプ
ログラムカウンタ値とのいずれか一方を選択する。

【００４５】退避用レジスタ３は、セレクタ２ａで選択
されたプログラムカウンタ値を、プロセッサのクロック
に基づいてラッチする。このクロックが入力される毎
に、退避用レジスタ３は、格納された値を順次退避用レ
ジスタ４に転送する。シフトするタイミングは、制御部
１ａから供給されるラッチ信号Ｏ₃及びＯ₅による。退
避用レジスタ３及び４のビット幅は、プログラムカウン
タのビット幅に等しい。

【００４６】退避用レジスタ６は、制御部１ａからのラ
ッチ信号Ｏ₂に基づいてプロセッサ側のトレースデータ
を格納する。このビット幅は、データバスのビット幅に
等しい。

【００４７】退避用レジスタ７は、制御部１ａからのラ
ッチ信号Ｏ₄に基づいて、プロセッサ側の通常動作時の
プログラムアドレスを格納する。このビット幅は、プロ
グラムアドレスのビット幅に等しい。

【００４８】なお、命令実行シーケンスを狂わす命令
（例えば、分岐命令）が連続して実行されると、前回の
命令におけるプログラムアドレスをエミュレータ装置に
転送する前に次の命令におけるプログラムアドレスが上
書きされてしまう。また、データバスを使用する命令が
連続して実行されると、前の命令におけるトレースデー
タをエミュレータ装置に転送する前に次の命令における
トレースデータが上書きされてしまう。これらの上書き
が生じると、エミュレータ装置は、正確なプログラムの
トレースが行えなくなるおそれがある。

【００４９】したがって、このような不具合を避けるた
めに、プログラムアドレス用の退避用レジスタ、トレー
スデータ用の退避用レジスタを、それぞれ数段設けるよ
うに構成してもよい。動作の説明次に、動作を説明する。

【００５０】本エミュレータ用インターフェース回路１
０１の制御部１ａは、エミュレータ装置から供給される
ブレーク信号Ｉ₃及びブレーク解除信号Ｉ₄に基づいて
各退避用レジスタの動作を制御する。

【００５１】ｉ）通常動作時通常動作時とは、エミュレータ装置からのブレーク動作
やブレーク解除動作を指示されていない場合をいう。

【００５２】通常動作時において、分岐命令等がなく、
命令実行シーケンスが順次インクリメントされていく場
合、プロセッサにおける動作状態は、エミュレータ装置
側でも把握できる。そのため、エミュレータ装置がリア
ルタイムトレース動作時（プロセッサを通常のクロック
に従って動作させ、動作を追跡するモード）であって
も、プログラムアドレスをクロック毎にエミュレータ装
置に転送する必要はない。制御部１ａは、通常動作時に
は、退避用レジスタ７に対してラッチ信号Ｏ₄を出力し
ない。

【００５３】しかし、プロセッサの命令実行シーケンス
の中に分岐命令等がある場合、エミュレータ装置は、分
岐前後のプログラムアドレスを把握する必要がある。分
岐点での命令実行シーケンスでは、プログラムアドレス
が連続して転送されるため、一旦このプログラムアドレ
スを退避する、という処理が必要である。

【００５４】命令実行シーケンスが狂った場合、プロセ
ッサは、命令実行シーケンスが異なるアドレスに分岐し
た旨を示す分岐情報Ｉ₁を出力する。制御部１ａは、分
岐情報Ｉ₁を検出すると、ラッチ信号Ｏ₄を出力する。
退避用レジスタ７は、このプログラムアドレスを退避す
る。退避が終了すると、制御部１ａは、エミュレータに
プログラムアドレスを転送する旨を知らせるアドレス転
送信号Ｏ₆を出力する。そして、退避したプログラムア
ドレスをエミュレータ装置の読み込みタイミングに合わ
せて転送する。

【００５５】プログラムアドレス用の退避レジスタを複
数設けた場合には、分岐命令Ｉ₁が検出される毎に、制
御手段１はラッチ信号Ｏ₄を出力し、順次プログラムア
ドレスの退避を行う。

【００５６】一方、プロセッサは、トレースデータを出
力する際に、データバスを使用する旨を示すデータ使用
情報Ｉ₂を出力する。データバスを使用する命令の実行
がない場合は、トレースデータ転送は不要である。この
とき、制御部１ａは、退避用レジスタ６にラッチ信号Ｏ
₂を供給する必要がない。

【００５７】しかし、プロセッサによるデータバスの使
用が生じた場合、エミュレータ装置は転送されるトレー
スデータの内容を把握する必要がある。このため、制御
部１ａは、退避用レジスタ６にラッチ信号Ｏ₂を出力す
る。退避用レジスタ６は、出力されている転送トレース
データを退避する。制御部１ａは、エミュレータ装置に
トレースデータを転送する旨を知らせるデータ・ＰＣ転
送信号を出力する。そして、エミュレータ装置の読み込
みタイミングに基づいて、退避したトレースデータをエ
ミュレータ装置に転送する。

【００５８】トレースデータ用の退避レジスタを複数設
けた場合には、データ使用情報Ｉ₂が連続して検出され
ても、制御手段１はラッチ信号Ｏ₂を出力し、順次トレ
ースデータの退避を行うことができる。

【００５９】ii）ブレーク動作エミュレータ装置は、ユーザが設定した所定の条件、例
えば、指定したジャンプ命令、アドレス値、レジスタに
格納されるデータの条件になったとき、プロセッサの動
作を中断すべくブレーク信号Ｉ₃を出力する。本実施例
では、命令実行シーケンスを狂わす命令でのブレークを
禁止しない。このため、ユーザは、特定の領域への分岐
命令が出されたことを条件として、ブレークを設定する
ことができる。

【００６０】制御部１ａは、ブレーク信号Ｉ₃を検出す
ると、プロセッサにブレーク信号Ｏ ₈を出力して動作を
中断する。同時に、選択信号Ｏ₁を出力し、セレクタ２
ａをプロセッサ側に切り換える。

【００６１】プロセッサは、ブレーク信号Ｏ₈を検出し
て、プログラムカウンタ値を退避する旨を示す分岐情報
Ｉ₁を出力する。退避用レジスタ３は、分岐情報Ｉ₁が
エミュレータ用インターフェース回路１０１に入力され
た時のプログラムカウンタ値を格納する。

【００６２】ブレーク時の次に入力されたクロックのタ
イミングにおいて、次回のプログラムカウンタ値がプロ
セッサより出力される。制御部１ａは、ラッチ信号Ｏ₃
及びＯ₅を供給して、退避用レジスタ３に格納されたプ
ログラムカウンタ値を退避用レジスタ４に転送する。同
時に、新たにプロセッサから転送されたプログラムカウ
ンタ値を退避用レジスタ３に格納する。

【００６３】この動作により、図６（Ｂ）に示すよう
に、ブレーク動作がプログラムアドレスが分岐する直前
のタイミングで生じたときは、図２に示すように、退避
用レジスタ４には分岐直前のアドレス「ｎ」が格納さ
れ、退避用レジスタ３には分岐先のアドレス「ｍ」が格
納されることになる。

【００６４】連続して入力されたプログラムカウンタ値
の格納が終了すると、制御部１ａはエミュレータ装置に
プログラムカウンタの転送を知らせるデータ・ＰＣ転送
信号Ｏ₇を出力する。そして、エミュレータ装置のクロ
ックに従って退避用レジスタ３及び４に格納されたプロ
グラムカウンタ値を、順次エミュレータ装置に転送す
る。

【００６５】上記のプログラムカウンタ値の退避動作
は、ブレークが命令実行シーケンスを狂わす命令でなさ
れたか否かに拘らず行われる。iii ）ブレーク解除動作ユーザは、エミュレータに格納されたプログラムカウン
タ値、プログラムアドレス及びトレースデータ、又は、
当該エミュレータ用インターフェース回路１０１を介し
てプロセッサのレジスタの状態を検討する。

【００６６】再びプロセッサの動作を再開する場合、ユ
ーザは、エミュレータ装置にブレーク解除を指令する。
エミュレータ装置は、ブレーク解除信号Ｉ₄をエミュレ
ータ用インターフェース回路１０１に出力する。

【００６７】制御部１ａは、選択信号Ｏ₁を出力し、セ
レクタ２ａにエミュレータ装置からのプログラムカウン
タ値を選択させる。エミュレータ装置は、プログラムカ
ウンタ値を、プロセッサから転送され時と同じ順序で出
力する。制御部１ａは、ラッチ信号Ｏ₃及びＯ₅を出力
する。そして、退避時と同様にして、退避用レジスタ４
に先に出力されたプログラムカウンタ値、退避用レジス
タ３に次に出力されたプログラムカウンタ値を格納させ
る。

【００６８】このとき、退避用レジスタ３及び４には、
例えば、プログラムカウンタ値「ｍ」、「ｎ」が格納さ
れている。次に、制御部１ａは、プロセッサにブレーク
解除信号Ｏ₉を出力する。プロセッサは復帰動作を行う
ため、プログラムカウンタを入力する状態となる。制御
部１ａは、プロセッサのクロックに合わせた動作速度
で、退避用レジスタ３及び４に格納されたプログラム用
カウンタ値をプロセッサに転送する。

【００６９】プロセッサは、プログラムカウンタ値の復
帰が終了すると、通常動作に移行する。プロセッサ内部
のプログラムカウンタは、ブレーク時におけるプログラ
ムカウンタ値と全く同じ値から動作を始める。したがっ
て、たとえブレークが分岐時に生じても、ブレーク時に
おける命令の次のステップから忠実に動作が再開され
る。

【００７０】なお、命令実行シーケンスを狂わせない命
令でブレークが生じた場合は、ブレーク時のプログラム
カウンタ値のみ復帰すれば、プロセッサの動作を再開で
きる。したがって、制御部１ａは、復帰用レジスタ３に
ブレーク時のプログラムカウンタ値を格納した段階で、
プロセッサに動作再開を指令してもよい。

【００７１】ただし、この場合には、制御部１ａは、ブ
レークが発生した時の命令が命令実行シーケンスを狂わ
せる命令であるか否かを示す情報（命令情報）Ｉ₅を、
プロセッサから得ておく必要がある。

【００７２】制御部１ａは、ブレーク時にこの命令情報
Ｉ₅を内部に保持する。そして、ブレーク解除時に、ブ
レーク時の命令が命令実行シーケンスを狂わせないと判
断した場合には、ブレーク時のプログラムカウンタ値の
みをプロセッサに復帰させる。効果の説明上記したように、第１実施例のエミュレータ用インター
フェース回路によれば、プロセッサから供給される主要
な情報のそれぞれに退避用レジスタを設けたので、命令
実行シーケンスを狂わす命令でもエミュレータ装置のト
レースデータの取りこぼしがない。また、プログラムカ
ウンタをプロセッサの動作速度で退避し、エミュレータ
装置の動作速度で転送するので、分岐前後のプログラム
カウンタ値の退避・復帰が確実に行える。したがって、
エミュレータ装置は、分岐時におけるブレーク動作を禁
止する必要がなく、分岐を条件とするブレーク動作を可
能とする。（ＩＩ）第２実施例本発明の第２実施例は、請求項２及び請求項３に記載の
発明を適用したエミュレータ用インターフェース回路に
関する。すなわち、本実施例のエミュレータ用インター
フェース回路１０２は、プロセッサからエミュレータ装
置にプログラムアドレスを転送中等にブレークが発生し
ても、情報を取りこぼしを防止するための構成を備え
る。構成の説明図３に、第２実施例のエミュレータ用インターフェース
回路１０２の構成図を示す。

【００７３】図３に示すように、本実施例のエミュレー
タ用インターフェース回路１０２は、第１実施例と同様
に、エミュレータ装置と検査対象となるプロセッサとの
間に介装される。

【００７４】制御部１ｂは、第１実施例と同様の信号
（Ｉ₁〜Ｉ₅）をプロセッサ及びエミュレータ装置から
入力する。また、第１実施例と同等の信号（Ｏ₆〜
Ｏ₉）をプロセッサ及びエミュレータ装置に出力する。
さらに、制御部１ｂは、セレクタ２ｂに選択信号Ｏ₁₀を
出力し、退避用レジスタ３、４及び６に第１実施例と同
等のラッチ信号Ｏ₃、Ｏ₅及びＯ₂を出力する。また、
第１実施例のラッチ信号Ｏ₄の代わりに、退避用レジス
タ５にラッチ信号Ｏ₁₁を出力する。

【００７５】セレクタ２ｂは、第１実施例のセレクタ２
ａにおいて、さらにプログラムアドレスを選択入力とし
たものである。すなわち、３つの入力のうちからいずれ
か一つを選択するように構成される。セレクタ２ｂの出
力側には、第１実施例よりもさらに退避用レジスタを一
段多く付加（退避用レジスタ５）した構成を備える。動作の説明次に、動作を説明する。

【００７６】第２実施例におけるエミュレータ用インタ
ーフェース回路１０２の動作は、ほぼ第１実施例と同様
の流れで行われる。ただし、制御部１ｂは、ブレーク時
にプログラムアドレスを転送中のとき、プログラムアド
レスの退避をも行う点で異なる。

【００７７】以下、第１実施例と動作が異なる点を重点
的に説明する。ｉ）通常動作時本実施例では、プログラムアドレス用の退避用レジスタ
（図２の退避用レジスタ７）を備えていない。その代わ
りに、制御部１ｂはセレクタ２ｂを切り換えて、プロセ
ッサより分岐情報Ｉ₁が入力された時に退避用レジスタ
３にプログラムアドレスを一時的に格納する。そして、
退避用レジスタ４、５へプログラムアドレスを転送し、
エミュレータ装置へ出力する。

【００７８】これにより、エミュレータ装置はプログラ
ムアドレスを取りこぼさない。ii）ブレーク動作時プロセッサからエミュレータ装置にプログラムアドレス
が転送中であるときブレークがかかると、制御部１ｂは
プログラムアドレスの退避動作に移る。

【００７９】まず、エミュレータ装置よりブレーク信号
Ｉ₃が入力された時、制御部１ｂは転送中のプログラム
アドレスを退避用レジスタ３に格納する。次いで、ラッ
チ信号Ｏ₃、Ｏ₅及びＯ₁₁を供給して、プログラムアド
レスを退避用レジスタ５までシフトさせるとともに、第
１実施例と同様に相前後するプログラムカウンタ値を退
避用レジスタ３及び４に格納する。

【００８０】そして、制御部１ｂはエミュレータ装置に
転送信号Ｏ₆及びＯ₇を供給してから、退避用レジスタ
３〜５の各情報をエミュレータ装置に転送する。iii ）ブレーク解除動作時ユーザがブレークの解除を指令すると、制御部１ｂは、
プログラムカウンタ値を第１実施例と同様にして、退避
用レジスタ３及び４に格納する。プログラムアドレス
は、エミュレータ装置におけるデバッグ情報として使用
されるに過ぎないので、プログラムフドレスをプロセッ
サに再度復帰させる必要はない。効果の説明上記したように、第２実施例のエミュレータ用インター
フェース回路によれば、ブレーク時にプログラムアドレ
スの転送中であっても、当該アドレス情報の取りこぼし
なくブレーク動作が行える。

【００８１】特に、本実施例によれば、プログラムカウ
ンタ値をエミュレータ装置に転送するバスをプログラム
アドレス転送用のバスと兼用できるので、信号線数の減
少を図れ、インターフェース回路の規模縮小に貢献でき
る。（III ）第３実施例本発明の第３実施例は、請求項２及び請求項４に記載の
発明を適用したエミュレータ用インターフェース回路に
関する。すなわち、本実施例のエミュレータ用インター
フェース回路１０２は、プロセッサからエミュレータ装
置にトレースデータを転送中等にブレークが生ても、情
報を取りこぼしを防止するための構成を備える。構成の説明図４に、第３実施例のエミュレータ用インターフェース
回路１０３の構成図を示す。

【００８２】図４に示すように、本実施例のエミュレー
タ用インターフェース回路１０３は、第１実施例と同様
に、エミュレータ装置と検査対象となるプロセッサとの
間に介装される。

【００８３】制御部１ｃは、第１実施例と同様の信号
（Ｉ₁〜Ｉ₅）をプロセッサ及びエミュレータ装置から
入力する。また、第１実施例と同等の信号（Ｏ₆〜
Ｏ₉）をプロセッサ及びエミュレータ装置に出力する。
さらに、制御部１ｃは、セレクタ２ｃに選択信号Ｏ₁₂を
出力し、退避用レジスタ３、４及び７に第１実施例と同
様のラッチ信号Ｏ₃、Ｏ₅及びＯ₄を出力する。また、
第１実施例のラッチ信号Ｏ₂の代わりに、退避用レジス
タ５にラッチ信号Ｏ₁₁を出力する。

【００８４】セレクタ２ｃは、第１実施例のセレクタ２
ａにおいて、さらにトレースデータを選択入力としたも
のである。すなわち、３つの入力のうちからいずれかを
選択するように構成される。セレクタ２ｃの出力側に
は、第１実施例よりもさらに退避用レジスタを一段多く
付加（退避用レジスタ５）した構成を備える。動作の説明次に、動作を説明する。

【００８５】第３実施例におけるエミュレータ用インタ
ーフェース回路１０３の動作は、ほぼ第１実施例と同様
の流れで行われる。ただし、制御部１ｃは、ブレーク時
においてトレースデータを転送中のとき、当該トレース
データの退避をも行う点で異なる。

【００８６】以下、第１実施例と動作が異なる点を重点
的に説明する。ｉ）通常動作時本実施例では、トレースデータ用の退避用レジスタ（図
２の退避用レジスタ６）を備えていない。その代わり
に、制御部１ｃは、データ使用情報Ｉ₂によりデータバ
スが使用されるとき、セレクタ２ｃを切り換え、退避用
レジスタ３にトレースデータを一時的に格納する。そし
て、順次退避用レジスタ４、５へトレースデータを転送
し、さらに、トレースデータをエミュレータ装置へ出力
する。

【００８７】これにより、エミュレータ装置はトレース
データを取りこぼさない。ii）ブレーク動作時プロセッサからエミュレータ装置にトレースデータが転
送中であるとき（データ使用情報Ｉ₂が有効）ブレーク
がかかると、制御部１ｂは当該トレースデータの退避動
作に移る。トレースデータの取扱いは、第２実施例にお
けるプログラムアドレスの取扱いと同様である。

【００８８】まず、エミュレータ装置よりブレーク信号
Ｉ₃が入力された時、制御部１ｂは転送中のトレースデ
ータを退避用レジスタ３に格納する。次いで、ラッチ信
号Ｏ ₃、Ｏ₅及びＯ₁₁を供給して、トレースデータを退
避用レジスタ５までシフトさせるとともに、第１実施例
と同様に相前後するプログラムカウンタ値を退避用レジ
スタ３及び４に格納する。

【００８９】そして、制御部１ｃはエミュレータ装置に
転送信号Ｏ₆及びＯ₇を供給してから、退避用レジスタ
３〜５の各情報をエミュレータ装置に転送する。iii ）ブレーク解除動作時ユーザがブレークの解除を指令すると、制御部１ｃは、
プログラムカウンタ値を第１実施例と同様にして、退避
用レジスタ３及び４に格納する。トレースデータは、エ
ミュレータ装置におけるデバッグ情報として使用される
に過ぎないので、プロセッサに再度復帰させる必要はな
い。効果の説明上記したように、第３実施例のエミュレータ用インター
フェース回路によれば、ブレーク時にトレースデータの
転送中であっても、当該データ情報の取りこぼしなくブ
レーク動作が行える。特に、本実施例によれば、プログ
ラムカウンタ値をエミュレータ装置に転送するバスをト
レースデータ転送用のバスと兼用できるので、信号線数
の減少を図れ、インターフェース回路の規模縮小に貢献
できる。（ＩＶ）第４実施例本発明の第４実施例は、請求項２及び請求項５に記載の
発明を適用したエミュレータ用インターフェース回路に
関する。すなわち、本実施例のエミュレータ用インター
フェース回路１０４は、プロセッサからエミュレータ装
置にプログラムアドレス又はトレースデータを転送中に
ブレークが生じても、情報を取りこぼしを防止するため
の構成を備える。構成の説明図５に、第４実施例のエミュレータ用インターフェース
回路１０４の構成図を示す。

【００９０】図５に示すように、本実施例のエミュレー
タ用インターフェース回路１０４は、第１実施例と同様
に、エミュレータ装置と検査対象となるプロセッサとの
間に介装される。

【００９１】制御部１ｄは、第１実施例と同様の信号
（Ｉ₁〜Ｉ₅）をプロセッサ及びエミュレータ装置から
入力する。また、第１実施例と同等の信号（Ｏ₆〜
Ｏ₉）をプロセッサ及びエミュレータ装置に出力する。
さらに、制御部１ｄは、セレクタ２ｄに選択信号Ｏ₁₃を
出力し、退避用レジスタ３及び４に第１実施例と同様の
ラッチ信号Ｏ₃及びＯ₅を出力する。また、第１実施例
のラッチ信号Ｏ₂及びＯ₄の代わりに、退避用レジスタ
５にラッチ信号Ｏ₁₁を出力する。

【００９２】セレクタ２ｄは、第１実施例のセレクタ２
ａにおいて、さらにプログラムアドレス及びトレースデ
ータを選択入力としたものである。すなわち、４つの入
力のうちからいずれかを選択するように構成される。セ
レクタ２ｄの出力側には、第１実施例よりもさらに退避
用レジスタを一段多く付加（退避用レジスタ５）した構
成を備える。

【００９３】退避用レジスタ５は、プログラムアドレス
又はトレースデータのいずれかが格納される。これは、
プログラムアドレスとトレースデータとは、同時には出
力されないことによる。

【００９４】ただし、プログラムアドレス及びトレース
データの転送が退避用レジスタに退避できる能力を超え
て発生すると、当該退避用レジスタで転送待ちの情報が
上書きされ、消滅するという不都合が生ずる。その際に
は、退避用レジスタの数を増加させればよい。動作の説明次に、動作を説明する。

【００９５】本実施例のエミュレータ用インターフェー
ス回路の動作は、第２実施例又は第３実施例と同様に考
えることができる。すなわち、通常動作時において、制
御部１ｄは、分岐情報Ｉ₁、データ使用情報Ｉ₂を参照
する。そして、プロセッサから入力される情報がプログ
ラムアドレスかトレースデータかを判定し、判定に応じ
てセレクタ２ｄを選択する。

【００９６】これにより、上述の情報は、退避用レジス
タを介してエミュレータ装置に転送される。また、ブレ
ーク時においても、上記と同様に分岐情報Ｉ₁、データ
使用情報Ｉ ₂を判定する。そして、当該判定に応じてプ
ログラムアドレスとトレースデータとのいずれかを選択
して退避用レジスタ３に格納する。さらに、第２実施
例、第３実施例と同様にして、プログラムカウンタ値を
退避・転送する。

【００９７】ブレーク解除時では、第２実施例、第３実
施例と同様にプログラムカウンタ値のみの復帰動作を行
えばよい。効果の説明上記したように、第４実施例のエミュレータ用インター
フェース回路によれば、ブレーク時にプログラムアドレ
ス又はトレースデータのいずれが転送中であっても、当
該情報の取りこぼしなくブレーク動作が行える。

【００９８】特に、本実施例によれば、プログラムカウ
ンタ値をエミュレータ装置に転送するバス、プログラム
アドレス転送用のバス及びトレースデータ転送用のバス
を兼用できるので、エミュレータ装置と接続すべきバス
は、当該兼用のバスと復帰用のバスとの２系統で済み、
インターフェース回路の規模縮小に貢献できる。（Ｖ）実施例の変形例本発明の上記実施例に限らず種々の変形が可能である。

【００９９】上記各実施例のエミュレータ用インターフ
ェース回路では、復帰用のプログラムカウンタ値の入力
バスは専用のバスであったが、これを他の出力バスと兼
用としてもよい。例えば、上記第４実施例では、エミュ
レータ装置への転送用の兼用バスと復帰用のプログラム
カウンタ値用の入力バスとを、さらに兼用してもよい。
このときは、当該回路のＩ／Ｏ回路に双方向トランシー
バを設ける。

【０１００】また、上記各実施例では、プログラムカウ
ンタ等を格納する退避用レジスタを２又は３設け、当該
退避用レジスタの入力にセレクタを介して、入力する信
号を選択していたが、セレクタを設けなくてもよい。

【０１０１】この場合は、退避用レジスタの他に復帰用
のレジスタを設け、ブレーク時にプログラムカウンタを
退避するために使用するレジスタと、ブレーク解除時に
復帰させるプログラムカウンタを一時的に格納するレジ
スタを別個に設ける。このように、構成すれば、レジス
タの数は増えるもののセレクタの制御が不要になる。（ＶＩ）その他の発明の態様本発明は以下の構成を備えていてもよい。

【０１０２】すなわち、その他の本発明の態様に係るエ
ミュレータ用インターフェース回路は、所定のプログラ
ムに従って動作するプロセッサと当該プロセッサの動作
をトレースするエミュレータ装置との間に介装されるエ
ミュレータ用インターフェース回路であって、前記プロ
セッサからの少なくとも２以上のプログラムカウンタ値
を格納する退避用レジスタと、前記エミュレータ装置に
格納した前記少なくとも２以上のプログラムカウンタ値
を格納する復帰用レジスタと、前記エミュレータ装置か
ら前記プロセッサの動作を中断するためのブレーク信号
が出力されたとき、当該ブレーク信号の出力時における
前記プロセッサからのプログラムカウンタ値及び当該ブ
レーク信号の出力時の次に読み出されたプログラムカウ
ンタ値を前記退避用レジスタに退避させ、当該退避させ
た複数のプログラムカウンタ値を前記エミュレータ装置
へ順次出力させ、前記エミュレータ装置から前記プロセ
ッサの動作を再開するためのブレーク解除信号が出力さ
れたとき、前記エミュレータ装置に格納されている前記
複数のプログラムカウンタ値を前記復帰用レジスタに格
納させ、当該格納させた複数のプログラムカウンタ値を
前記プロセッサに出力させる制御手段と、を備えて構成
される。

【０１０３】本変形例によれば、ブレーク時において、
退避用レジスタにプロセッサの動作クロックに基づいて
分岐前後のプログラムカウンタ値を格納し、エミュレー
タ装置の動作クロックに基づいてこのプログラムカウン
タ値を転送する。

【０１０４】また、ブレーク解除時において、エミュレ
ータ装置に動作クロックに基づいてプログラムカウンタ
値を格納し、プロセッサの動作クロックに基づいてプロ
グラムカウンタ値をプロセッサに復帰する。

【０１０５】この動作により、プロセッサの動作速度と
エミュレータ装置の動作速度とが異なっていても、分岐
時におけるブレーク動作を禁止することなく、確実が動
作が保障できる。

【０１０６】

【発明の効果】請求項１乃至請求項５に記載の発明によ
れば、分岐等によりプロセッサの命令実行シーケンスが
狂うサイクルであるか否かにかかわらず、常に退避用レ
ジスタが必要なプログラムカウンタの最大数の退避を行
う。このため、分岐命令におけるブレークを可能とする
ために、分岐の有無に応じて退避に使用するレジスタ数
を変更するような複雑な処理が必要なく、簡単な回路で
分岐時でのブレーク動作を実現できる。このため、ユー
ザは、分岐命令時であるか否かにかかわらず、ブレーク
条件を自由に設定することができる。

【０１０７】さらに、制御手段がプロセッサの動作クロ
ックに合わせて情報の退避を行い、エミュレータ装置の
動作クロックに合わせて情報の転送を行うので、エミュ
レータ装置の動作速度がプロセッサの動作速度に比べて
遅い場合でも、情報の取りこぼしなくエミュレーション
が行える。

【０１０８】また、請求項２乃至請求項５に記載の発明
によれば、転送用のプログラムカウンタ値用のバスと他
の情報の転送用バスとを兼用するので、外部の端子数を
減少させ、インターフェース回路の回路規模を縮小でき
る。

【０１０９】請求項５に記載の発明によれば、インター
フェース回路内部の退避用レジスタをプログラムアドレ
スとトレースデータとで兼用するので、回路規模を縮小
できる。

【図面の簡単な説明】

【図１】本発明のエミュレータ用インターフェース回路
の原理説明図である。

【図２】第１実施例のエミュレータ用インターフェース
回路の構成図である。

【図３】第２実施例のエミュレータ用インターフェース
回路の構成図である。

【図４】第３実施例のエミュレータ用インターフェース
回路の構成図である。

【図５】第４実施例のエミュレータ用インターフェース
回路の構成図である。

【図６】ブレーク時におけるプログラムアドレスの退避
動作を示す説明図であり、（Ａ）はプログラムアドレス
が順次インクリメントされる命令実行シーケンスの場
合、（Ｂ）はプログラムアドレスが分岐する命令実行シ
ーケンスの場合である。

【符号の説明】

１、１ａ〜１ｄ…制御部２、２ａ〜２ｄ…セレクタ３〜７…退避用レジスタ１００〜１０４…エミュレータ用インターフェース回路２００…マイクロプロセッサ３００…エミュレータ装置本体

Claims

【特許請求の範囲】

【請求項１】所定のプログラムに従って動作するプロ
セッサと当該プロセッサの動作をトレースするエミュレ
ータ装置との間に介装されるエミュレータ用インターフ
ェース回路であって、前記プロセッサからのプログラムカウンタ値と前記エミ
ュレータ装置に格納されたプログラムカウンタ値とのい
ずれか一方を選択して出力するセレクタ手段と、切換制御信号により前記セレクタ手段により選択された
少なくとも２以上のプログラムカウンタ値を格納する退
避用レジスタと、前記エミュレータ装置から前記プロセッサの動作を中断
するためのブレーク信号が出力されたとき、当該ブレー
ク信号の出力時における前記プロセッサからのプログラ
ムカウンタ値及び当該ブレーク信号の出力時の次に読み
出されたプログラムカウンタ値を前記退避用レジスタに
退避させ、当該退避させた複数のプログラムカウンタ値
を前記エミュレータ装置へ順次出力させ、前記エミュレータ装置から前記プロセッサの動作を再開
するためのブレーク解除信号が出力されたとき、前記切
換制御信号を出力することにより前記セレクタ手段を切
り換えて前記エミュレータ装置に格納されている前記複
数のプログラムカウンタ値を前記退避用レジスタに格納
させ、当該格納させた複数のプログラムカウンタ値を前
記プロセッサに出力させる制御手段と、を備えたことを
特徴とするエミュレータ用インターフェース回路。
【請求項２】所定のプログラムに従って動作するプロ
セッサと当該プロセッサの動作をトレースするエミュレ
ータ装置との間に介装されるエミュレータ用インターフ
ェース回路であって、前記プロセッサからのプログラムカウンタ値、前記エミ
ュレータ装置に格納されたプログラムカウンタ値又は前
記プロセッサからの動作情報のうちのいずれか一つを選
択して出力するセレクタ手段と、切換制御信号により前記セレクタ手段により選択された
少なくとも２以上の前記プログラムカウンタ値及び前記
動作情報を格納する退避用レジスタと、前記エミュレータ装置から前記プロセッサの動作を中断
するためのブレーク信号が出力されたとき、当該ブレー
ク信号の出力前における前記エミュレータ装置へ転送中
の動作情報、当該ブレーク信号の出力時におけるプログ
ラムカウンタ値及び当該ブレーク信号の出力時の次に読
み出されるプログラムカウンタ値を前記退避用レジスタ
に退避させ、当該退避させた動作情報及びプログラムカ
ウンタ値を前記エミュレータ装置へ順次出力させ、前記エミュレータ装置から前記プロセッサの動作を再開
するためのブレーク解除信号が出力されたとき、前記切
換制御信号を出力することにより前記セレクタ手段を切
り換えて前記エミュレータ装置に格納されている前記複
数のプログラムカウンタ値を前記退避用レジスタに格納
させ、当該格納させたプログラムカウンタ値を前記プロ
セッサに出力させる制御手段と、を備えたことを特徴と
するエミュレータ用インターフェース回路。
【請求項３】請求項２に記載のエミュレータ用インタ
ーフェース回路において、前記動作情報として前記プロセッサのプログラムアドレ
スを用いることを特徴とするエミュレータ用インターフ
ェース回路。
【請求項４】請求項２に記載のエミュレータ用インタ
ーフェース回路において、前記動作情報として前記プロセッサのトレースデータを
用いることを特徴とするエミュレータ用インターフェー
ス回路。
【請求項５】請求項２に記載のエミュレータ用インタ
ーフェース回路において、前記動作情報として前記プロセッサのプログラムアドレ
ス及びトレースデータを用いることを特徴とするエミュ
レータ用インターフェース回路。