JPH0654505B2 - 並列型演算処理装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ処理装置の構成に係り、特に画像処理
装置など、同種の演算を大量のデータに対して実行する
装置に好適な並列演算処理装置の構成方法に関する。

〔発明の背景〕

画像処理は、従来映像入力装置によつて撮像された映像
信号をデイジタル量に変換して汎用計算機で処理してい
る。しかし、画像処理の演算は比較的単純であるにもか
かわらずデータ量が膨大なため、大型計算機をもってし
ても時間のかかる処理である。そのため近年、マイクロ
コンピユータを複数台結合し、膨大な画像データ量を分
担処理させることにより、安価な装置にもかかわらず高
速処理が可能な装置の開発が行なわれるようになつてき
た。このような並列計算機型の処理装置は確かに従来に
くらべれば高速低価格を実現する可能性があるが、１つ
１つの計算回路の単位が完成されたマイクロコンピユー
タのため小型化に限界があり、その全体的な制御の難か
しさとあいまつて、実用的にはまだまだ問題が大きい。

この装置をさらに小型化するためには、マイクロコンピ
ユータをマイクロ命令を順次発生する回路部分とデータ
演算を行う演算部分とに分離し、後者のみを複数持た
せ、同じ演算を別々の演算回路で別々のデータに行える
ようにすればよい。しかし、この方式には１つの大きな
難点がある。すなわち、処理の内容がデータの状態、た
とえばデータの正負、大小関係などによつて変わる場合
には、マイクロ命令発生回路が１個のため対応できない
という問題があつた。

〔発明の目的〕

本発明の目的は、上記問題点を克服する演算回路の制御
手段を提供し、小型、低価格でかつ高速な実用的並列演
算処理装置を実現することにある。

〔発明の概要〕

本発明に関する並列演算処理装置は、同一の実行命令で
同時に多数の演算回路を駆動する型式の並列演算処理装
置である。したがつて、画像処理のように多数の画像デ
ータに対して同じ演算を実行する場合には演算回路の数
だけ並列に演算を実行することができ、高速処理を達成
することができる。しかし、プログラムが複雑でデータ
によつて処理を変えなければならない場合には、すなわ
ち、第１図(a)のように判定分岐命令が挿入される場合
には、各演算回路によつて異なる演算を行なわなければ
ならないので、実行が不可能になつてしまう。

これを解決するために各演算回路に自分で自分を停止回
復できる機能を付加し、第１図(a)の処理を(b)のように
変更しさえすれば等価な処理が実行できる。すなわち、
図において判定Ｃが不合格の演算回路は合格の演算回路
がプログラムＡを実行している間、自らを停止し、次に
条件判定を逆のにして停止していた演算回路だけがプ
ログラムＢを実行できるようにする。このようにすれ
ば、上記方式の並列演算処理装置でも(a)と等価な処理
が実行できる。これを回路的に実現させるためには各演
算回路に実行制御回路を付加し、各演算回路毎に最低限 (1)判定結果により自らを停止させる機能 (2)停止状態を回復させる機能 があればよく、さらに (3)演算回路の停止／実行状態を逆転させる機能があれ
ば、プログラムによる実行がより簡単になる。

しかし、このようにしても、プログラムが複雑化すると
困難が生じる。すなわち、第２図のように、分岐後のプ
ログラムの中にさらに判定分岐がある場合には、Ｐ_１点
においてもともと全演算回路が実行状態ではないので、
上記(2)の機能によつて停止状態を回復してしまうと点
Ｐ_２において全演算回路が実行状態になつてしまい、一
部演算回路の演算内容に誤りが生じてしまうからであ
る。特に、プログラムがサブルーチンとして階層化され
る実用プログラムの場合には大きな困難が生じることに
なる。

そこで、本発明では上記の機能に加えて、新たに演算回
路の実行／停止状態を記憶するスタツク回路を設け、ス
タツク回路の内容に応じて演算回路の実行／停止状態を
次のごとく制御することにより、この問題を解決した。

(4)判定分岐を実行する時に、演算回路の停止／実行状
態をスタツクにプツシユして記憶する。

(5)演算回路の停止／実行状態を逆転させる場合には、
スタツクに最後にプツシユされて記憶されている停止／
実行状態が実行状態である時に限り逆転させる。

(6)停止状態を回復する場合には、スタツクをポツプし
てそこに最後に記憶されていた停止／実行状態に戻す。

このようにすれば、分岐後の必要な処理が完了した後に
は、演算回路の停止／実行状態が分岐処理前の状態に回
復できる。したがつて、スタツクがオーバーフローしな
い限り何重にでも分岐を実行することができ、単一命令
／複数演算型の装置方式にもかかわらず、使い易い汎用
的な処理装置を実現することができる。

〔発明の実施例〕

以下本発明の一実施例を図面により説明する。第３図は
画像処理用並列演算処理装置の構成例である。図におい
て、本発明に関係しない部分は省略してある。

１は実行命令発生回路であり、１からはあらかじめプロ
グラムとして与えられて内部に記憶されている実行命令
の列が、一定クロツクＣＬＫの周期に合わせて信号１１
として順次出力される。

２は画像データの記憶されている画像メモリ、３ａ〜３
ｎは演算回路、４ａ〜４ｎは本発明にかかわる実行制御
回路である。各回路は全て実行命令信号１１と、外部か
らの一定クロツク信号ＣＬＫによつて駆動される。所望
の画像処理は、あらかじめ定められた実行命令の列が順
次実行されることによつて達成される。

実行命令信号１１のうち、１２は画像メモリ２に対する
座標及び書込／読出しのための制御信号を含む命令であ
る。画像メモリのデータは信号線１５ａ〜１５ｎを通じ
て演算回路３ａ〜３ｎとの間で転送される。演算回路３
ａ〜３ｎは実行命令１３で指定される演算をクロツク信
号ＣＬＫに同期して実行する。１６ａ〜１６ｎは、この
時の演算内容に応じた条件フラグであり、たとえば演算
結果のオーバーフロー、負符号、データゼロ、などを示
すフラグである。また、１７ａ〜１７ｎは、対応する演
算回路の演算を一時停止させるための制御信号である。
すなわち、１７ａ〜１７ｎの信号に“１”となるものが
あれば、対応する演算回路は実行命令１３が何であつて
も実行を停止する。

実行制御回路４ａ〜４ｎは本発明にかかわる回路であ
り、本回路を付加することにより本発明が実施される。
実行制御回路４ａ〜４ｎは実行命令発生回路１からの実
行命令１４に応じて制御フラグ１６ａ〜１６ｎの内容を
評価し、制御信号１７ａ〜１７ｎによつて演算回路３ａ
〜３ｎを制御する。この制御を、先の発明の概要の項で
述べたように行うことにより、プログラムの中に分岐処
理があつても並列演算を実行することができる。

次に、全体の動作をもう少し具体的に説明する。実行命
令信号１１は、前にも述べたごとく画像メモリ２への実
行命令信号１２、演算回路３ａ〜３ｎへの実行命令信号
１３、および実行制御回路４ａ〜４ｎへの実行命令信号
１４に大きく分割される。このうち、１２は画像メモリ
のメモリアドレス情報及び読出し書込制御信号を含み、
演算回路３ａ〜３ｎのデータ信号線１５ａ〜１５ｎを介
してのデータのメモリへの記憶読出し動作を制御する。
１３は演算回路３ａ〜３ｎの演算内容を指定する信号で
あり、その内容により演算回路内に含まれるレジスタ間
の代数演算、論理演算、あるいは信号線１５ａ〜１５ｎ
へのデータの出力、信号線１５ａ〜１５ｎの内容の内部
レジスタへの書込み、さらに条件命令による演算器ステ
ータスレジスタ内容の信号線１６ａ〜１６ｎへの出力、
などを指定する。通常の演算プログラムの場合、実行制
御命令１２と１３とがクロツク信号ＣＬＫに同期して順
次適切に指定されることにより、画像メモリの任意の番
地の内容が信号線１５ａ〜１５ｎを介して演算回路に読
出されたり、また逆に演算回路の内容が画像メモリの任
意の番地に書込まれたり、演算回路の内部で任意の演算
が行なわれたりしながら、所望の処理が実行されること
になる。

実行制御命令１４は実行制御回路４ａ〜４ｎの機能を指
定する信号であり、判定分岐機能、停止／実行状態逆転
機能、停止状態回復機能、及び無変化(NOOP)機能を指定
する。判定分岐機能の場合は１４で判定分岐を指定する
とともに１３で条件命令を指定し、演算回路のステータ
スレジスタの内容を実行制御回路へと出力する。実行制
御回路においては、そのステータスレジスタが指定の値
を持つているか否かを判定し、演算回路への停止／実行
制御信号を発生する。停止／実行状態の逆転機能、回復
機能の場合は、１４でその機能を指定することにより、
次のクロツクからの各演算回路の停止／実行状態を変化
させる。無変化(NOOP)機能の場合は、演算回路の停止／
実行状態を変化させないとの機能であり、先に述べた画
像メモリと演算回路による通常の演算実行時には、必ず
この無変化機能が１４によつて指定される。

本構成の回路のうち実行命令発生回路１は通常の計算機
のマイクロプログラム制御回路そのものであり、たとえ
ば市販のＬＳＩであるＡＭＤ社製品Ａｍ2910により容易
に実施できる。また、演算回路はレジスタフアイルを含
む汎用演算回路であり、たとえば同じくＡＭＤ社製品Ａ
ｍ29116により容易に実施できる。画像メモリ回路２は
並列に読み書き可能な構成をもつ単純な記憶回路である
ので、市販ＬＳＩであるランダム記憶素子（ＲＡＭ）に
よつて容易に実施できる。したがつて、本実施例が実施
可能であることを示すためには実行制御回路の詳細を示
し、前に述べた停止／実行制御機能が実施可能であるこ
とを示せば充分である。以下、実行制御回路４ａ〜４ｎ
のより詳細な回路例について説明する。

第４図は実行制御回路４ａの詳細な回路例である。４ｂ
〜４ｎも全く同等の回路であるので、４ａについてのみ
説明する。信号２１は実行制御回路４ａに与えられる実
行命令１４の一部であつて、判定すべき条件の内容を示
す信号である。

２３は一致回路であり、前記条件信号２１が演算回路か
らの条件フラグ１６ａと一致したとき、一致信号２４を
“１”として出力する。２５は選択回路であり、実行命
令１４の中に含まれる機能命令２２によつてＡ１〜Ａ４
のうちの１つを選択し、信号２６として出力する。すな
わち、条件判定による停止機能の場合にはＡ１を選択
し、停止／実行状態を逆転する機能の場合にはＡ２を
選択し、回復機能の場合にはＡ３を選択し、何もし
ない時にはＡ４を選択する。２７は停止制御信号１７ａ
を保持するためのフリツプフロツプ回路であり、信号２
６をクロツク信号ＣＬＫに同期してセツトする。２８は
スタツクポインタ回路であり、３０はスタツクポインタ
信号２９に従つて停止制御信号を記憶したり、記憶内容
を信号３１として出力するスタツク回路である。すなわ
ち、この２８と３０はプツシユダウンスタツク回路を構
成する。次に動作を説明する。

停止機能が制御信号２２で指定されたときには、一致回
路２３の出力信号２４は停止制御信号１７ａとＯＲ回路
で論理和をとられ、クロツク信号ＣＬＫのタイミングで
フリツプフロツプ回路２７にセツトされる。すなわち、
演算回路３ａがすでに停止していて１７ａが“１”とな
つている場合には停止状態を保持し、１７ａが“０”で
あつて動作中の場合には条件一致信号２４の内容に従つ
て次の停止／動作状態をセツトする。また、同時にスタ
ツクポインタ回路２８によつてスタツクポインタ２９を
＋１するとともに、フリツプフロツプ２７の前の状態を
スタツク３０に退避記憶する。タイミングを厳密に述べ
るなら、スタツク３０は変化前のフリツプフロツプの内
容をクロツクに同期していつたん保持し、スタツクポイ
ンタ２９の＋１動作が完了したのちにスタツク用記憶回
路の中に記憶する。その内容は、スタツクポインタが再
び変化しない限りそのままスタツク出力信号３１として
出力する。すなわち停止機能動作後には現在の停止／動
作状態が信号１７ａとして出力され、そのひとつ前の停
止／動作状態が信号３１として出力される。

逆転機能の場合、選択回路でＡ２が選択されるので、も
し信号３１が停止状態“１”ならばＯＲ回路３４を介し
てそのまま停止状態を保持し、信号３１が“実行”状態
であれば現在の停止／実行状態１７ａを否定回路３３で
逆転してフリツプフロツプ２７にセツトする。

回復機能の場合はＡ３が選択されているので、３１の状
態、すなわちひとつ前の動作状態がフリツプフロツプに
セツトされ、１７ａとなる。また同時に、スタツクポイ
ンタ回路２８によつてスタツクポインタ２９が−１さ
れ、スタツク３０はさらにひとつ前の停止／実行状態を
信号３１として出力する。

何もしない場合にはＡ４が選択されるので、フリツプフ
ロツプ２７の出力がそのままクロツク信号ＣＬＫに同期
してセツトされ、状態は全く変化しない。

以上のような回路を構成することにより、すでに発明の
概要の項で述べた演算回路の停止／実行制御機能は完全
に実現できる。したがつて、本発明が容易に実施可能で
あることは説明できた。

なお、前述の実施例では各演算回路３ａ〜３ｎは実行制
御回路４ａ〜４ｎからの信号１７ａ〜１７ｎでのみ停止
／実行を制御されるものとしたが、信号１７ａ〜１７ｎ
を新たな論理回路に加え、実行命令１４の一部でその論
理回路を制御し、かつその出力を改めて演算回路に入力
すれば、実行制御回路からの出力信号に優先して実行命
令で直接演算回路の停止を制御することも容易である。
このようにすればさらに高度な処理をプログラムとして
容易に実現できるが、上記実施例から容易に拡張できる
ものであり、本発明に含まれる。

本実施例によれば、単一命令／複数演算回路方式でも複
雑な分岐を含むプログラムを実行することが可能にな
り、その結果、高速汎用でかつ小型低価格の画像処理装
置を実現することができる。

〔発明の効果〕

本発明によれば、複雑な分岐を含むプログラムを実行す
ることのできる単一命令／複数演算回路型の高速並列演
算処理装置を容易に実現することができる。

したがつて、従来のように完成された計算機を複数個並
べて並列に処理を実行する形の並列演算処理装置にくら
べて大幅に装置を小型化することができる。

この装置は、画像処理のように大量にデータに対して同
一の演算処理を行う場合に特に有効であり、たとえば、
小型できわめて汎用的で、かつ高速な画像処理装置を提
供できる、という効果がある。

【図面の簡単な説明】

第１図は並列演算処理装置におけるプログラム実行方法
を示す図、第２図はさらに複雑なプログラムの実行方法
を示す図、第３図は本発明の実施例である画像処理装置
の全体構成図、第４図は本発明に係る実行制御回路のさ
らに詳細な説明図である。 １…実行命令発生回路、２…画像メモリ、３ａ〜３ｂ…
演算回路、４ａ〜４ｎ…実行制御回路、 １６ａ〜１６ｎ…条件フラグ、１７ａ〜１７ｎ…停止制
御信号、２３…一致回路、 ２５…選択回路、２７…フリツプフロツプ回路、２８…
スタツクポインタ回路、３０…スタツク回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】同一の演算回路を複数個備え、その複数個
   の演算回路に同時に同一の実行命令を与えることによっ
   て複数の演算処理を並列実行する並列柄演算処理装置に
   おいて、 各演算回路ごとに、演算回路の過去の実行／停止状態を
   示す情報をスタックするスタック手段と、入力される実
   行命令、演算回路の演算結果、及びスタック手段の内容
   を参照して演算回路の次の時点からの実行／停止状態を
   決定する制御手段とを備え、 上記実行命令には、所定の条件を判定し、条件が満足し
   た場合に演算回路を実行状態とし、それ以外の場合には
   停止状態とすることを指定する第１の命令、演算回路の
   現在の実行／停止状態を反転させることを指定する第２
   の命令、及び、条件付き演算実行を終了することを指定
   する第３の命令を含み、 各演算回路は、上記第１の命令が入力されたとき、現在
   の状態を上記スタック手段にプッシュするとともに、上
   記制御手段にて演算結果についての条件を判定し、現在
   状態が実行状態であってかつ演算結果が条件を満足した
   場合にのみ次の時点からの現在状態を実行状態とし、そ
   れ以外の場合には停止状態とし、 上記第２の命令が入力されたとき、上記制御手段にて上
   記スタック手段に最も新しくプッシュした状態値を判定
   し、それが実行状態であれば、現在の実行／停止状態を
   反転し、 上記第３の命令が入力されたとき、上記制御手段にて上
   記スタック手段に最も新しくプッシュした状態値を次の
   時点からの現在状態となるように構成することを特徴と
   する並列型演算処理装置。