JPS6052110A - ノイズ誤動作防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はノイズ誤動作防止回路に関するものであり、更
に詳しくは一般デイジタル回路に付設することによシ該
ディジタル回路のノイズによる誤動作を防止する様にし
たノイズ誤動作防止回路に関する。

〔発明の背景〕

ディジタル回路は、一般に５ｖ電源で動作するため、微
小ノイズの誘導でも誤動作することがある。

この様な微小ノ１ズの誘導を完全に遮断することは不可
能であるため、一般にディジタル回路にノイズ対策を施
すのであるが、そのノイズ対策には確立したものが存在
しない。例えば、５Ｖ電源にパスコンを入れて電源ライ
ンを強化したり、又ノイズが誘導されると誤動作しやす
い信号ライン（７リツグ７０ツブやメモリなどの記憶素
子の信号ライン及ヒマイクロプロセッサーなどの演算素
子の信号ライン等）を探し出し、その信号ラインにコ／
グンサを入れてその応答性を鈍くしたり、その信号２イ
ンのパターン長（ライン長）を短くしてノイズを乗りに
くくする等の対策を、製品ごとに、試行錯誤をくり返し
、やっとある程度のノイズ耐量を持つ製品に仕上げてい
る。

しかしり上記した機なノイズ対策にも限界があシ、大き
なノイズがディジタル回路内に侵入すると、異常動作が
発生したシ、該ディジタル回路内のエラー検出回路がノ
イズによって誤って動作し、そのエラー検出回路がホー
ルド回路で構成されているため、ノイズ発生と同時に該
ディジタル回路の動作が停止してしまうなどの不都合が
生じることがある。従って、従来技術では、ディジ２１
１回路に対する完全なノイズ対策は不可能に近いと、し
われていた。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点に鑑みなされ
たもので、どの様なノイズ環境においても、又どの様な
ディジタル回路においても、ノイズが侵入した場合、そ
のディジタル回路の誤動作を防止するノイズ誤動作防止
回路を提供することにある。

〔発明の概要〕

一般のディジタル回路において、大きな外来ノイズが侵
入するケースは、そう頻繁にはない。又、そのノイズは
、数百ｎ５ｅｃから数μＳｅｃの範囲のノくルスである
。しかし、この様な極くまれな、ｔｌんのわずかの時間
でも、ノイズが侵入すれば、ディジタル回路は誤動作す
る。即ち、記憶素子などはその記憶内容が変わったり、
エラー検出回路は誤って作動し、ディジタル回路の正常
動作を停止させたりしてしまう。又、マイクロプロセッ
サは暴走して上記記憶素子に異常データを書き込んだり
、エラー検出回路を誤作動させたりする。

従って、この様なノイズに帰因する誤動作を防止するた
め、まずノイズが入ったことを検知し、ノイズが入った
瞬間に所定幅のパルスを出力させ、このパルスによって
ディジタル回路をホールドさせ、ノイズがなくなった後
でノイズが入った直前の状態からディジタル回路を再起
動する様にしたのが本発明である。ノイズは、前述の様
にそう頻繁には発生せず、又そのノイズ幅も非常に短か
いため、ノイズが入った瞬間に一時的にディジタル回路
の動作を止めても、何の支障もないのである。

〔発明の実施例〕

以下添付の図面に示す実施例により、更に詳細に本発明
について説明する。

第１図は本発明の第１の実施例を示すブロック図であり
、几ＡＭ７とエラー検出回路８と７リツプフロツプ９と
マイクロプロセッサｌＯから構成されるディジタル回路
に、ノイズ誤動作防止回路として単安定マルチバイブレ
ータ２を設けたものである。ノイズ誤動作防止回路とし
て単安定マルテノくイブレータ２を選んだ理由は、単安
定マルチノ（イブレータ２が他のディジタルＩＣと比べ
て非常にノイズＮに敏感であるため、他のディジタルＩ
ＣがノイズＮで誤動作する前に単安定マルテノ（イブレ
ータ２がノイズＮによってトリガされ、〕くルスを出力
することと、ノイズＮが消滅するとこの出カッくルスが
自動的に消えるという利点を持っているためである。そ
して、そのノ（ルス幅も、外付けのコンデンサ３と抵抗
４で調整できる利点がある。

又、第１図に示す様に、単安定マルチノ（イブレータ２
のトリガ入力２インｌとしてリセット信号几ＥＳのライ
ンを用いたのは、リセット信号■はあらゆるディジタル
回路に使われ、〕くターン長（ライン長）が他の信号ラ
インに比べて長く、それだけノイズＮが乗りやすい信号
２インになっているからである。従って、トリガ入力ラ
イン１としては、ノイズＮの乗りやすい信号ラインなら
伺でも良く、極端に言えばオーブンの状態でもノイズＮ
が乗りやすいので支障はない。

単安定マルチバイブレータ２の入力端子Ｂにトリガ入力
ラインｌを介してノイズＮが入力すると、出力端子Ｑか
ら所定幅のパルスが出力され、ライン５とライン１１．
１２．１３．１４を介して、几ＡＭ７とエラー検出回路
８と７リツプフロツブ９とマイクログロセツ？１０にそ
れぞれ入力される。これによって、ＲＡＭ？、エラー検
出回路８．フリップフロップ９．マイクロプロセッサ１
０は、それぞれ一時的にホールド状態になり、ノイズに
よって誤動作するのが防止される。

以上の説明から明らかな様に、この第１の実施例によれ
ば、ノイズＮが侵入すると単安定マルチバイブレータ２
がパルスを出力し、これによって誤ったタイミングで誤
ったデータを取り入れようとする回路（几ＡＭ７やフリ
ップフロップ９）を一時的に停止させたり、ノイズＮに
よって暴走しようとするマイクロプロセッサ１０を一時
的にホールド状態にして停止させることができ、ディジ
タル回路の誤動作が防止される。

尚、第１図に示す実施例において、単安定マルチバイプ
レータ２の出力端子Ｑ、Ｑの出力ライン５，６は、こ、
の出力ライン５，６にノイズが乗ってもディジタル回路
を一時的にホールドする方向に働くため、どんなにライ
ン長を長くしても支障はない。

第２図は本発明の第２の実施例を示すブロック図である
。図示する様に、この実施例はフリップ７０ツブ２１．
２２でノイズ誤動作防止回路を構成したものである。即
ち、第１段目のフリップフロラ７’２１はエツジトリガ
ーのフリップフロップで、いつ侵入するかわからないノ
イズＮを検出し、第３図に示す様に出力端子Ｑからパル
スＡを出力する。

第２段目のフリップフロップ２２は、このパルスＡを受
けて、第３図に示す様に一定幅のパルスに波形整形して
出力端子ＱからパルスＢを出力する。

その際、パルスＢのパルス幅を設定するのが、パルス出
力幅設定クロックＰＷＣである。尚、この第２の実施例
において、第２段目のフリップ７０ツブ２２を省略して
も、パルス人がノイズＮに対して出力されるため、ノイ
ズ誤動作防止回路として十分役立つものである。

〔発明の効果〕

本発明によれば、ノイズがディジタル回路に侵入しても
、一時的にディジタル回路をノイズ侵入の直前の状態に
ホールドするため、ディジタル回路が誤動作するのを有
効に防止することができる。

従って、一般産業機器などノイズ環境の非常に悪い場所
で使用されるディジタル回路のノイズ耐量向上に大きな
効果がある。

又、従来、ディジタル回路のノイズ対策は、製品を開発
するごとに試行錯誤的に施すことによシ、ある程度のノ
イズ耐量を持つ製品にしていたが、本発明によればノイ
ズ対策を画一的に施すことができるため、従来のノイズ
対策に比べ労力・時間とも大幅に短縮することが可能に
なる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
第２図に示す第２の実施例の動作を示すタイムチャート
であろう −２・・・単安定マルチバイブレータ、７・・・ＲＡＭ
、８・・・エラー検出回路、９，２１．２２・・・フリ
ップ７０ツブ、　１０・・・マイクロプロセッサ。 代理人　弁理士　秋　本　正　実 １１図 と　＋Ｖ

Claims (1)

【特許請求の範囲】
1. 一般のディジタル回路に付設され、ノイズを検出すると
   所定幅のパルスを出力する手段を備え、このパルスによ
   って該ディジタル回路全体をホールド状態にすることに
   よシ、該ディジタル回路の誤動作を防止することを特徴
   とするノイズ誤動作防止回路。