JPH01307313A - クロック信号の異常検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロック信号の異常検出回路に関し、特に入
力されるクロック信号のデユーティ変動の検出が可能な
異常検出回路に関する。

〔従来の技術〕

クロック信号を使用して所要の動作を行わせる装置は種
々の分野において広く使用されており、例えば、各種通
信機器においてもクロック信号は多用されている。

従来、クロック信号の異常検出回路としては、入力され
るクロック信号の途絶を検出するクロック断検出回路が
ある。第５図は従来のクロック断検出回路の一例を示す
ブロック図である。

第５図において、符号１００はこのクロック断検出回路
の入力端子、３００はこのクロック断検出回路の出力端
子であり、また、符号２００はこの回路に入力され得る
クロック信号の途絶を検出するための時限回路を示す。

時限回路２００には、抵抗Ｒ０□、コンデンサＣｅｘｔ
が接続されており、この時限回路２００の時限時間は、
対応するクロック信号の正常状態における１周期時間以
上を有するよう設定されている。

時限回路２００は、例えば再トリガ可能な単安定マルチ
パイプレークにより構成される。

具体的には、この時限回路２００は、入力端子１００に
入力されるクロック信号の立ち上がり時点でトリガされ
、そのトリガにより上述のように予め設定した時限時間
までは出力端子３００に論理レベル“１”を出力し、前
記時限時間経過したならば出力Ｑは論理レベル“０′″
に復帰する構成とされている。

次に、第５図に示す従来のクロック断検出回路の動作を
説明する。第５図に示す時限回路２００は、既述の如く
、入力されるクロック信号の立ち上がり煮でトリガされ
、それぞれ予め定められた時限時間内では論理レベル“
１”を出力し、時限時間以上、次のトリガが入力される
までの間は論理レベル″０′を出力するものとされてお
り、この時限回路２００の時限時間は、対応するクロッ
ク信号の周期より長いので、正常なりロック信号が入力
されている場合、すなわち連続的に入来しているときは
、常に論理レベル“１”を送出し続ける。

そして、クロック信号が断状態になると、すなわち入来
が途絶えると、最後に入力されたクロックパルスにより
トリガされた時点から時限時間経過後に論理レベルは“
０”に反転し、クロック信号の断を検出する。

このようにして、第５図の異常検出回路では、入力され
るクロック信号の途絶を検出することができる。

〔発明が解決しようとする課題〕

しかし、上述した従来のクロック信号の異常検出回路は
、入力されたクロック信号の途絶のみを検出するだけで
あるので、もし入力されたクロック信号のデユーティに
変動があった場合でも、連続的にクロック信号が入力し
ている限りでは、何ら警報を発生し得ない、すなわち、
クロツク１信号のデユーティの変動については検出する
ことができない、このため、クロック信号を使用する装
置に不適切なりロック信号を供給してしまうの番防止で
きず、装置動作に重大な影響を与えてしまう欠点がある
。

本発明の目的は、簡単な回路構成により、・入力クロッ
ク信号にデエーティ変動があった場合にも、警報を発生
することを可能とし、装置に不適切なりロック信号が入
力されるのを防止し得るクロック信号の異常を検出する
クロック信号の異常検出回路を提供することにある。

〔課題を解決するための手段〕

本発明のクロック信号の異常検出回路は、入力されるク
ロック信号により起動される第１の時限回路と、 入力されるクロック信号をデータ入力とし、第１の時限
回路の出力信号をタイミング入力とする’Ｊ４１のＤフ
リップフロップと、 入力されるクロック信号により起動される第２の時限回
路と、 入力されるクロック信号をデータ入力とし、第２の時限
回路の出力信号をタイミング入力とする第２のＤフリッ
プフロップと、 第１のＤフリップフロップの出力と第２のＤフリップフ
ロップの出力とに基づいて異常検出出力を得る手段とを
有することを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のクロック信号の異常検出回路の一実施
例を示すブロック図である。第１図の異常検出回路は、
第１および第２の時限回路２．３と、第１および第２の
Ｄフリップフロップ４．５と、Ｄフリップフロップ４お
よび５の出力の論理積をとるアンドゲート６とを有する
。

クロック信号が入力される入力端子ｌは、各フリップフ
ロップ４．５のデータ（Ｄ）入力端子に接続されると共
に、各時限回路２，３にも接続されており、入力された
クロック信号が各フリッププロップ４．５にデータ入力
として印加され、また、各時限回路２，３にも入力とし
加えられるようになっている。

各フリップフロップ４．５のタイミング（Ｔ）入力端子
は、それぞれ対応する時限回路２．３に接続されており
、各時限回路２，３の出力信号Ｓ１゜Ｓ、がタイミング
入力として供給されるようになっている。

アンドゲート６の一方の入力および他芳の入力としては
、図示の例では、フリップフロップ４のＱ、出力とフリ
ップフロップ５のａ２出力が供給されるようになワてお
り、また、アンドゲート６の出力が本回路の出力として
出力端子７に取り出されるようになっている。

各時限回路２．３は、いずれも入力されるクロック信号
により起動される回路である。

すなわち、これら第１の時限回路２および第２の時限回
路３は、入力されるクロック信号に同期した任意のパル
ス幅を作り出し得る回路で、そのパルス幅は、それぞれ
後述する所定値１．およびｔｚ　　（第２図〜第４図参
照）とされる。これらにより、入力されたクロック信号
のデユーティ比が、成る設定した範囲内の値以外の値に
変動した場合に、異常と判定するための基準信号を作り
出すことができる。すなわち、各時限回路２，３にまっ
て、後述するデユーティ変動の許容値を任意のものに設
定することができる。

上述のように、第１図に示したクロック信号の異常検出
回路は、入力されるクロック信号により起動される第１
の時限回路２と、入力されるクロック信号をデータ入力
とし、第１の時限回路２の出力信号Ｓ、をタイミング入
力とする第１のＤフリップフロップ４と、入力されるク
ロック信号により起動される第２の時限回路３と、入力
されるクロック信号をデータ入力とし、第２の時限回路
３の出力信号Ｓ、をタイミング入力とする第２のフリッ
プフロップ５と、第１のＤフリップフロップ４の出力信
号と第２のＤフリップフロップの反転出力信号との論理
積をとるアンドゲート６を有する。

次に、本回路の動作について第２図〜第４図を参照して
説明する。

第２図、第３図および第４図は、それぞれ各部の動作波
形図であり、第２図は本回路にデユーティ変動のないク
ロック信号が入力された場合を、また第３図は本回路に
予め設定されたデユーティ変動の許容値よりもデユーテ
ィ比の小さいクロック信号が入来した場合を、更に第４
図はデユーティ変動の許容値よりもデユーティ比の大き
いクロック信号が入来した場合を、それぞれ示している
。

まず、第２図において、（イ）〜（ハ）は、それぞれ、
周期がＴの入力されたクロック信号、第１および第２の
時限回路２．３の出力信号Ｓ、、Ｓ。

の各波形であり、また（二）は、アンドゲート６の出力
、すなわち出力端子７から取り出される信号を示してい
る。

第２図は、入力されたクロック信号はデユーティ比がち
ょうど５０％のものの場合を示しており、入力されたこ
のデユーティ比５０％のクロック信号に対して、出力信
号Ｓ、、Ｓ、はそれぞれｔｌ＋ｔ！のパルス幅をもつ入
力信号に同期した信号になっている。

すなわち、第１図において、今、Ｄフリップフロップ４
．５のデータ入力に入力端子ｌより入力された第２図（
イ）に示すクロック信号が入力されると、Ｄフリップフ
ロップ４，５のタイミング入力には、それぞれ第２図（
ロ）、（ハ）に示す時限回路２．３の出力信号Ｓ、、Ｓ
、が入力される。

Ｄフリップフロップ４の出力Ｑ１は、時限回路２の出力
が立ち上がるときに入力されるクロック信号はいつもそ
のタイミングでは論理「１」であるので、常に、論理「
１」を出力する。また、Ｄフリップフロップ５の出力σ
２は、時限回路３の出力が立ち上がるときに入力される
クロック信号はいつもそのタイミングでは論理「０」で
あるので、常に、論理ｒｌＪを出力する。

このようなりフリップフロップ４の出力Ｑ、おおびＤフ
リップフロップ５の出力ご、は、論理積をとるアンドゲ
ート６に入力されるので、その結果、出力端子７の出力
はｒｌＪとなる（第２図（ハ）参照）。

また、入力される′クロ・ツタ信号のデユーティ比ｄが
ｔ、／Ｔ＜ｄ＜を露／Ｔの場合は、前述したデユーティ
比５０％のときと同様に、第２図（ロ）。

（ハ）のＳ、およびＳ、が立ち上がるときに入力された
クロック信号の論理は、やはりそれぞれｒＮおよび「０
」であるので、Ｄフリップフロップ４，５の出力Ｑ、、
Ｈ，はともに「１」となる。

これにより、アンドゲート７の出力はやはり論理「１」
を出力する。

これに対し、クロック信号のデユーティ比ｄが、前記ｔ
　＋／Ｔ＜　ｄ　＜　ｔ　ｚ／Ｔの範囲外のものとなっ
た場合には、次のようにしてこれを検出することができ
る。

まず、第３図（イ）に示すように、クロック信号のデユ
ーティ比ｄがｄ　＜　ｔ　、／Ｔの場合、第３図（ロ）
、（ハ）の出力信号Ｓ、およびＳｂが立ち上がるときに
入力されたクロック信号の論理はともにｒＯＪであるの
で、Ｄフリップフロップ４および５の出力Ｑ１およびσ
２は、それぞれ「０」および「１」となる。これにより
、アンドゲート６の出力は論理「０」を出力する。この
結果、出力端子７の出力は、第３図（ハ）に示すように
「Ｏ」となる。

次に、第４図（イ）に示すように、クロック信号のデユ
ーティ比ｄがｄ　＞　ｔ　ｚ／　Ｔの場合は、第４図（
ロ）、（ハ）の出力信号Ｓ、およびＳｂが立ち上がると
きに入力されたクロック信号の論理は、やはりともにｒ
ｌＪであるので、Ｄフリップフロップ４および５の出力
Ｑ１およびご、はそれぞれｒｌＪおよび「０」となる。

これにより、第３図の場合と同様に、アンドゲート６の
出力は論理ｒＯＪを出力し、出力端子７の出力は「０」
となる（第４図（ニ）参照）。

以上の結果から、デユーティ変動が予め設定された変動
範囲（ｔ　＋／　Ｔ　＜　ｄ　＜　、ｔ　ｚ／　Ｔ）内
にある場合は、本回路のデユーティ変動を検出する部分
の出力であるアンドゲート６の出力は論理「１」となっ
て、正常状態を示すことができ、デユーティ変動が、変
動範囲外（ｄ　＜　ｔ　ｌ／Ｔ、　　ｄ　＜　ｔ　ｇ／
Ｔ）にある場合は、アンドゲート６の出力は論理ｒＯＪ
となって、デユーティ変動に異常のあったことを示すこ
とができる。

なお、第１図の構成例では、２つのＤフリップフロップ
の一方は反転出力ごを利用したが、これに限らず、それ
ぞれＱ出力同士、あるいはご出力同士を利用し、いずれ
か一方をインバータで反転させるようにしても、アンド
ゲート６に所要の入力を加えて第２図〜第４図（ニ）と
同様の結果を得ることができる。

また、例えば共にＱ出力同士を使用し、アンドゲートに
代えて排他的オアを利用するようにしても第２図〜第４
図（ハ）と同様の結果を得ることも可能であり、２つの
フリップフロップの出力を用いて検出出力を取り出す構
成は種々変形可能である。

〔発明の効果〕

以上説明したように、本発明によれば、簡単な回路構成
により、入力されるクロック信号の途絶のみを検出する
だけでなく、入力されるクロック信号のデユーティに変
動が生じ、予め設定された変動の許容範囲外になった場
合にも警報を発生するため、クロック信号を使用する装
置に不適切なりロック信号が入力されるのを防止できる
という効果がある。

【図面の簡単な説明】

第１図は本発明のクロック信号の異常検出回路の一実施
例を示すブロック図、 第２図はデユーティ変動の許容値内のデユーティ比のク
ロック信号が入力された場合の第１図の各部の動作波形
図、 第３図は許容値よりもデユーティ比の小さいクロック信
号が入力したときの各部の動作波形図、第４図は許容値
よりもデユーティ比の大きいクロック信号が入力したと
きの各部の動作波形図、第５図は従来のクロック信号の
異常検出回路を示す図である。 １・・・・・入力端子 ２．３・・・時限回路 ４．５・・・Ｄフリップフロップ ６・・・・・アンドゲート ７・・・・・出力端子 １００　・・・・入力端子 ２００　・・・・時限回路 ３００　・・・・出力端子

Claims (1)

【特許請求の範囲】
1. （１）入力されるクロック信号により起動される第１の
   時限回路と、 入力されるクロック信号をデータ入力とし、第１の時限
   回路の出力信号をタイミング入力とする第１のＤフリッ
   プフロップと、 入力されるクロック信号により起動される第２の時限回
   路と、 入力されるクロック信号をデータ入力とし、第２の時限
   回路の出力信号をタイミング入力とする第２のＤフリッ
   プフロップと、 第１のＤフリップフロップの出力と第２のＤフリップフ
   ロップの出力とに基づいて異常検出出力を得る手段とを
   有することを特徴とするクロック信号の異常検出回路。